EDA的全稱是電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)，但其現(xiàn)在只能算是一種半自動(dòng)化的工具，大量的工作還需要人工來(lái)操作。只有當(dāng)AI技術(shù)開(kāi)始融入之后，EDA工具才開(kāi)始真正走向了自動(dòng)化之路。

AI已無(wú)處不在

有報(bào)道指出，三星近期正與新思科技合作，將AI技術(shù)融入到芯片的設(shè)計(jì)中。據(jù)三星電子執(zhí)行總裁Jaehong Park表示，通過(guò)AI技術(shù)找到了一個(gè)系統(tǒng)化的最優(yōu)解決方案，超越了此前可以達(dá)到的芯片PPA(功率、性能和面積)效果。

將AI用于芯片設(shè)計(jì)已經(jīng)不是頭一回了，谷歌就已將AI用在了TPU芯片的設(shè)計(jì)中，英偉達(dá)也正在用AI算法來(lái)優(yōu)化5nm和3nm芯片的設(shè)計(jì)，還有越來(lái)越多的芯片公司也將步其后塵。從下圖就可以看出，AI的應(yīng)用已經(jīng)深入整個(gè)IC產(chǎn)業(yè)鏈。

圖 從芯片設(shè)計(jì)到生產(chǎn)，使用AI最多的5個(gè)領(lǐng)域(數(shù)據(jù)來(lái)源：Gartner)

最為積極的還是EDA公司，畢竟AI將是改寫行業(yè)發(fā)展進(jìn)程的大事件。近兩年來(lái)，采用AI技術(shù)的EDA方案更是層出不窮。比如，新思科技推出了DSO.ai，探索搜索空間、觀察設(shè)計(jì)隨時(shí)間的演變情況,同時(shí)調(diào)整設(shè)計(jì)選擇、技術(shù)參數(shù)和工作流程。Cadence發(fā)布了Cerebrus，采用了類似用合成技術(shù)取代原理圖人工繪制的方法，打破芯片設(shè)計(jì)必須依靠人力的局限。西門子EDA(Mentor)則在OPC矯正中引入了機(jī)器學(xué)習(xí)方法，大幅提升了輸出預(yù)測(cè)精度并縮短了預(yù)測(cè)時(shí)間。

數(shù)據(jù)快速提取模型、布局和布線、電路仿真模型、PPA的優(yōu)化決策都是EDA運(yùn)用AI的方向。其中，芯片設(shè)計(jì)后端(或稱物理實(shí)現(xiàn))尤其是布局布線則是AI使用的密集區(qū)域。

對(duì)于這種現(xiàn)象，行業(yè)專家陳春章博士認(rèn)為，“芯華章在其《EDA2.0白皮書》中就表示，芯片驗(yàn)證的過(guò)程是提出約束條件，利用動(dòng)態(tài)仿真和靜態(tài)分析的方法，達(dá)到功能、覆蓋率、等價(jià)性、功耗、工藝要求等驗(yàn)證目的，這也是芯片設(shè)計(jì)流程中最耗時(shí)間和需要人力經(jīng)驗(yàn)的部分。

工程師在進(jìn)行布局布線時(shí)，往往面對(duì)數(shù)量龐大的網(wǎng)表圖節(jié)點(diǎn)、網(wǎng)表圖放置的網(wǎng)格粒度，需要數(shù)周的迭代才能找到滿足多項(xiàng)設(shè)計(jì)標(biāo)準(zhǔn)的解決方案。加之要綜合考慮 (PPA)，還需注意密度和布線擁塞等方面的限制，也許只有AI能把工程師從繁雜的工作中解放出來(lái)。

“Cerebrus這類EDA工具對(duì)于剛畢業(yè)的學(xué)生或比較缺乏經(jīng)驗(yàn)的新手幫助巨大，讓他們可以很快地解決在芯片設(shè)計(jì)中要面對(duì)的問(wèn)題。”Cadence公司數(shù)字與簽核事業(yè)部產(chǎn)品工程資深群總監(jiān)劉淼談到了EDA工具的實(shí)際意義。

一位行業(yè)資深人士告訴集微網(wǎng)，“在不太涉及實(shí)際物理規(guī)律的應(yīng)用比如版圖布局布線中，非常適合采用機(jī)器學(xué)習(xí)的方法。”

從工程學(xué)角度看芯片設(shè)計(jì)，就是利用參數(shù)去實(shí)現(xiàn)目標(biāo)，基本的方法是建立參數(shù)和目標(biāo)之間的聯(lián)系網(wǎng)絡(luò)，使用深度學(xué)習(xí)則會(huì)提高網(wǎng)絡(luò)的效率。

導(dǎo)入機(jī)器學(xué)習(xí)的還不止布局工具，布局完成之后的仿真與分析流程中也出現(xiàn)了機(jī)器學(xué)習(xí)的應(yīng)用實(shí)例，那些采用最先進(jìn)制程、晶體管數(shù)目已達(dá)幾十億個(gè)的巨型SoC，在設(shè)計(jì)仿真與分析的過(guò)程中，更適合采用機(jī)器學(xué)習(xí)。

劉淼分享了一個(gè)案例：“車規(guī)芯片最重要的是不能失效，否則將引出重大安全問(wèn)題，在幫助瑞薩設(shè)計(jì)車規(guī)芯片時(shí)，我們用Cerebrus來(lái)測(cè)試流程，當(dāng)時(shí)有400萬(wàn)種可能的流程，Cerebrus只跑了80個(gè)就實(shí)現(xiàn)了定位，給這一芯片帶來(lái)了10%的性能提升。”

正如陳春章所言，在芯片開(kāi)發(fā)過(guò)程中，AI可以發(fā)揮的環(huán)節(jié)相當(dāng)多，不過(guò)其終究是一項(xiàng)工具，使用者必須先厘清什么問(wèn)題最適合用ML或深度學(xué)習(xí)(DL)來(lái)解決，后面才能逐步展開(kāi)，進(jìn)行訓(xùn)練數(shù)據(jù)搜集、發(fā)展模型等工作。

挑戰(zhàn)和應(yīng)對(duì)“國(guó)外一位從事機(jī)器學(xué)習(xí)的教授指出，機(jī)器學(xué)習(xí)方法能夠從多種工具的頂層提取數(shù)據(jù)來(lái)做整體的分析。他表示，解決整個(gè)數(shù)據(jù)庫(kù)的問(wèn)題不是單純地讀取其他工具的輸出，而是做數(shù)據(jù)聚合和數(shù)據(jù)挖掘之后，當(dāng)最終得到所有這些工具的統(tǒng)計(jì)結(jié)果時(shí)，它所描繪的是一種非常宏觀圖景。

這么強(qiáng)大的工具要發(fā)揮作用，需要龐大的數(shù)據(jù)來(lái)“喂飽”它。每個(gè)芯片設(shè)計(jì)項(xiàng)目均會(huì)生成眾多的數(shù)據(jù)，其中包含著該設(shè)計(jì)的演變，展示了工程師為實(shí)現(xiàn)目標(biāo)所做的工作。這些用人工很難分析的數(shù)據(jù)正好是機(jī)器學(xué)習(xí)最好的訓(xùn)練材料。

現(xiàn)在的難點(diǎn)在于這些數(shù)據(jù)的獲取。集微咨詢高級(jí)分析師陳躍楠認(rèn)為，芯片數(shù)據(jù)訓(xùn)練的成本較高，特別是對(duì)跟芯片廠商去合作，拿數(shù)據(jù)對(duì)于各家芯片公司都是最寶貴的財(cái)富，不可能輕易貢獻(xiàn)給EDA公司來(lái)做數(shù)據(jù)訓(xùn)練。不過(guò)，EDA公司也有自己的辦法。劉淼就表示：“”這種合作模式也是雙贏的局面，EDA公司得到了數(shù)據(jù)，晶圓廠的工藝流程得到了打磨。

然則有了數(shù)據(jù)之后，對(duì)于AI在EDA中的使用，很多人還是有顧慮的。最大的擔(dān)心就是設(shè)計(jì)工程師的飯碗不保。

這種擔(dān)心也不無(wú)道理。將AI融入EDA方法學(xué)中，機(jī)器就可以觀察和收集到所有工程師的經(jīng)驗(yàn)，通過(guò)不間斷學(xué)習(xí)來(lái)變得越來(lái)越穩(wěn)定，逐漸擺脫對(duì)人的經(jīng)驗(yàn)的依賴。

很多業(yè)內(nèi)人士不認(rèn)為情況會(huì)這么嚴(yán)重，因?yàn)橐獙?shí)現(xiàn)高品質(zhì)的IC設(shè)計(jì)，人還是最關(guān)鍵的因素。在沒(méi)有AI的狀況下，EDA工具可以使得工程師的生產(chǎn)力提高，但是增加了AI之后，EDA工具可以做得更好。在架構(gòu)設(shè)計(jì)、系統(tǒng)綜合等層面，工程師還可以發(fā)揮更多的聰明才智。

劉淼

(校對(duì)|艾檬)