時間：2012年4月14日 來源：互聯(lián)網 關鍵詞：I2C總線 圖像傳感器 接口電路

　　1引言　　數(shù)碼相機等圖像消費類電子產品產業(yè)正在飛速發(fā)展，這使得圖像傳感器和數(shù)碼相機專用集成芯片的研制獲得巨大的市場支持。目前廣泛使用的數(shù)碼相機圖像傳感器主要是以下兩種:CCD和CMOS。CCD圖像傳感器具有技術成熟、圖像噪聲小等優(yōu)點，但由于制作工藝復雜，與標準工藝不兼容，且需要高電壓供電，芯片功耗大，目前僅在高級型數(shù)碼相機市場上占有一席之地。而CMOS圖像傳感器采用了CMOS工藝，可以將圖像采集單元和信號處理單元集成到同一塊芯片上，因而具有集成度高、功耗低、價格便宜的優(yōu)點，具有很好的發(fā)展前景。隨著噪聲消除技術的改進，目前CMOS圖像傳感器正由中、低檔數(shù)碼相機向高級型數(shù)碼相機發(fā)展?！　‖F(xiàn)在的CMOS圖像傳感器芯片大都把I2C總線的一個子集作為控制接口(如Motorola公司的MCM20027,Omnivision公司的OV9620等),因而用戶可以很方便地對芯片進行編程操作。與其他串行總線相比，I2C總線以兩根連線實現(xiàn)了全雙工同步數(shù)據傳送，可以極方便地構成多機系統(tǒng)，并進行擴展，適用于消費電子、通信電子、工業(yè)電子等領域的低速器件。I2C總線由雙向數(shù)據線SDA和時鐘線SCL組成川，用戶使用集電極開路門以“線與”方式進行總線連接?！　?center>
　　圖1為I2C總線的通信協(xié)議示意圖，包括開始信號、結束信號、應答信號和數(shù)據有效等狀態(tài)。當SCL持續(xù)為高電平時，SDA由‘1跳變到‘0，表示開始信號;當SCL持續(xù)為高電平時，SDA由‘0跳變到‘l，表示結束信號：在數(shù)據傳輸過程中，SDA在時鐘高電平時有效，低電平時更換數(shù)據。開始和結束信號均由主I2C產生，通過SDA傳輸?shù)臄?shù)據以字節(jié)(8—bit為單位，高位在前，低位在后，在每個字節(jié)后面由接收端發(fā)送一個低電平的應答信號。　　本文設計了一種基于I2C控制總線的CMOS圖像傳感器接口電路，能夠有效控制CMOS圖像傳感器的指令，產生數(shù)碼相機專用集成電路其他模塊的同步時序，在MCU的控制下完成取景和拍照操作，并支持多種規(guī)格的CMOS圖像傳感器和液晶顯示器?！　?頂層設計　　根據所設計的數(shù)碼相機專用集成電路芯片的系統(tǒng)要求[2],CMOS圖像傳感器接口用來控制最高達400萬像素多種規(guī)格的CMOS圖像傳感器，并且在MCU的控制下，能控制傳感器芯片的自動/手動曝光和自動/手動白平衡及其他芯片支持的功能。該接口電路能夠在取景和拍照兩種模式下工作，在取景模式下，實現(xiàn)可編程的降采樣處理，能夠輸出以4的倍數(shù)為基準的任意分辨率的圖像，并接受多種規(guī)格的液晶顯示器，取景速度達到30幀/s。根據上述功能要求將CMOS圖像傳感器接口劃分為三個模塊：主I2C總線接口模塊、寄存器文件接口和可編程降采樣模塊，其總體框圖和輸入輸出端口線如圖2所示?！?center>
　　　端口線主要有：①和MCU接口的連接，包括MCU_AB(地址總線)，MCU_DB(數(shù)據總線)，MCU_nWR(寫使能)，MCU_nRD(讀位能)，MCU—nCS(MCU操作選中信號)和MCUnINT(中斷信號)②和CMOS圖像傳感器的連接，包括來自CMOS圖像傳感器的幀同步(VCLK)、行同步(HCLK)、像素同步(PCLK)、數(shù)據ADC(10位CMOS輸出的數(shù)值)，以及I2C總線的SDA，SCL，SCCB_E等：③和數(shù)碼相機專用集成電路芯片的其他子模塊相連，如VSYNC(幀同步)、HSYNC(行同步)、PSYNC(像素同步)、ADCOUT(輸出圖像數(shù)據)?！　?模塊設計　　3.1寄存器文件模塊　　寄存器文件模塊包括一個中斷狀態(tài)機和MCU接口。中斷狀態(tài)機用以控制主I2C總線模塊，降采樣處理模塊和MCU接口的協(xié)調工作，它主要包括5個狀態(tài)：　　INT_DECIDE，INT_I2C_READ，INT　　_MCU_READ,INT_I2C_WRITE和INT_CLEAR。狀態(tài)機缺省狀態(tài)為INT_DECIDE判決狀態(tài)，表示狀態(tài)機處于等待狀態(tài)：　　INT_I2C_READ表示I2C,總線正在從CMOS傳感器讀數(shù)據：　　INT_12C_WRITE表示I2C總線正在從CMOS傳感器寫數(shù)據：　　INT_MCU_READ表示MCU正從I2C上讀數(shù)據：INT_CLEAR表示清中斷?！　CU接口通過給內部寄存器讀寫參數(shù)，使CMOS圖像傳感器接口電路能夠實現(xiàn)取景、拍照和軟復位的功能：并通過I2C總線給CMOS傳感器的內部參數(shù)寄存器讀寫參數(shù)，實現(xiàn)對CMOS傳感器進行各種參數(shù)設置，以充分發(fā)揮CMOS傳感器的性能。其中內部寄存器包括控制寄存器和降采樣寄存器，降采樣寄存器主要給降采樣處理模塊提供可編程所需要的參數(shù)。控制寄存器為低4位有效，第0位為軟復位位，當系統(tǒng)復位或系統(tǒng)設置該位為l時，整個接口置于復位狀態(tài);當系統(tǒng)設置該位為0時，則取消復位狀態(tài)變?yōu)楣ぷ鳡顟B(tài)。第1和第2位一起用來控制拍照和取景操作，當兩位均為1時表示拍照狀態(tài)：當?shù)?位為1，第2位為0時表示取景狀態(tài);第3位用來表示中斷位?！　?.2主I2C總線接口　　
　　集成智能傳感器的發(fā)展呈現(xiàn)出四大熱點　　電子自動化產業(yè)的迅速發(fā)展與進步促使傳感器技術、特別是集成智能傳感器技術日趨活躍發(fā)展，近年來隨著半導體技術的迅猛發(fā)展，國外一些著名的公司和高等院校正在大力開展有關集成智能傳感器的研制，國內一些著名的高校和研究所也積極跟進，集成智能傳感器技術取得了令人矚目的發(fā)展?！　鞲衅飨蚣苫?、智能化發(fā)展　　大規(guī)模集成電路技術和微機械加工技術的迅猛發(fā)展，為傳感器向集成化、智能化方向發(fā)展奠定了基礎，集成智能傳感器在應用領域成為傳感器發(fā)展的總體趨勢。圖1給出了集成智能傳感器的組成框圖。集成智能傳感器采用微機械加工技術和大規(guī)模集成電路工藝技術，利用硅作為基本材料來制作敏感元件、信號調制電路，以及微處理器單元，并把它們集成在一塊芯片上構成。這樣，使智能傳感器達到了微型化和結構一體化，從而提高了精度和穩(wěn)定性。目前市場上的集成智能傳感器已經成為研究熱點，其發(fā)展方向主要有以下幾個方面：　　(1)向微型化發(fā)展;　(2)應用新的物理現(xiàn)象、化學反應、生物效應作為傳感器原理;　(3)使用新型材料;　(4)向微功耗及無源化發(fā)展;　(5)采用新的加工技術(如化學微腐技術、微機械加工技術);　(6)向高可靠性、寬溫度范圍發(fā)展。　　集成智能傳感器四大熱點　　1.物理轉化機理　　由于集成智能傳感器可以很容易對非線性的傳遞函數(shù)進行校正，得到一個線性度非常好的輸出結果，從而消除了非線性傳遞對傳感器應用的制約，所以一些科研工作者正在對這些穩(wěn)定性好、精確度高、靈敏度高的轉換機理或材料進行研究。比如，諧振式傳感器具有高穩(wěn)定性、高精度、準數(shù)字化輸出等許多優(yōu)點，但傳統(tǒng)的傳感器頻率信號檢測需要較復雜的設備，限制了諧振式傳感器的應用和發(fā)展，現(xiàn)在利用同一硅片上集成的智能檢測電路，可以迅速提取頻率信號，使得諧振式微機械傳感器成為國際上傳感器領域的一個研究熱點?！　?.數(shù)據融合理論　　數(shù)據融合是集成智能傳感器理論的重要領域，也是各國研究的熱點，數(shù)據融合技術，簡言之，即對多個傳感器或多源信息進行綜合處理，從而得到更為準確、可靠的結論。對于多個傳感器組成的陣列，數(shù)據融合技術能夠充分發(fā)揮各個傳感器的特點，利用其互補性、冗余性，提高測量信息的精度和可靠性，延長系統(tǒng)的使用壽命。數(shù)據融合是一種數(shù)據綜合和處理技術，是許多傳統(tǒng)學科和新技術的集成和應用，如通信、模式識別、決策論、不確定性理論、信號處理、估計理論、最優(yōu)化技術、計算機科學、人工智能和神經網絡等。近年來，不少學者又將遺傳算法、小波分析技術、虛擬技術引入數(shù)據融合技術中?！　?.CMOS工藝兼容　　目前，國外在研究二次集成技術的同時，集成智能傳感器在工藝上的研究熱點集中在研制與CMOS工藝兼容的各種傳感器結構及制造工藝流程，探求在制造工藝和微機械加工技術上有所突破。目前，利用CMOS工藝兼容的集成濕度傳感器將敏感電容和處理電路集成在一塊硅片上，通過Coventor模擬得到全量程總的敏感濕敏電容變化值，同時提高了可靠性并降低了成本，隨著微機械加工技術的逐步發(fā)展，使得以CMOS工藝技術制造的集成濕度傳感器已經成為當前研究的熱點。圖像傳感器在CMOS工藝兼容基礎上使得其動態(tài)范圍擴展技術有所進步?！　?.傳感器的微型化　　集成智能傳感器的微型化決不僅僅是尺寸上的縮微與減少，而是一種具有新機理、新結構、新作用和新功能的高科技微型系統(tǒng)，并在智能程度上與先進科技融合。其微型化主要基于以下發(fā)展趨勢：尺寸上的縮微和性質上的增強性;各要素的集成化和用途上的多樣化;功能上的系統(tǒng)化、智能化和結構上的復合性?！　∮捎贑MOS圖像傳感器目前普遍采用的是I2C總線功能集中的一個子集，因此該接口比一個完整的主I2C總線要更簡單。它的讀寫周期如下：當要進行I2C總線寫操作時，先發(fā)送所使用的CMOS傳感器特定ID寫地址，緊接著發(fā)送需要寫的寄存器的地址(sub_address),再發(fā)送數(shù)據(data);當進行I2C總線讀操作時，先發(fā)送所使用的CMOS傳感器特定ID寫地址，緊接著發(fā)送需要寫的寄存器的地址(sub_address),再發(fā)送CMOS傳感器特定ID讀地址，最后接收數(shù)據(data)。對于不同的CMOS傳感器產品，它們的ID地址是不同的，例如Omnivision公司為60h(寫)[3]、61h(讀)Motorola公司為66h(寫)[4]、67h(讀)?！　】紤]該主I2C總線的讀寫周期的特殊性，將該I2C總線設計成如圖3所示的總體結構。主要包括控制狀態(tài)機、數(shù)據緩存器、SDA產生接收器、SCL產生器以及并-串轉換和串-并轉換。數(shù)據緩存器用來將要通過I2C總線傳輸?shù)臄?shù)據組合成所需要的格式，由于CMOS圖像傳感器的I2C總線特殊的讀寫操作格式，因此可以將需要傳輸?shù)腎D地址、subaddress和data組合在一個30位的緩存器中，它的低六位用來表示高24位的3個字節(jié)的屬性，以便正確的傳輸，通過這種數(shù)據組合，便于I2C總線傳輸和識別。串-并轉換和并-串轉換本質上是兩個移位寄存器，用來將接收到的串行數(shù)據轉變成并行數(shù)據或并行數(shù)據轉變成要發(fā)送的串行數(shù)據?！　DA產生接收器用宋生成主總線的控制命令如開始、結束和應答位等(和SCL配合工作)，隨后接收和讀取數(shù)據。SCL產生器用來產生I2C總線的時鐘信號和控制命令信號(和SDA配合工作)?？刂茽顟B(tài)機主要負責控制整個I2C總線的流程，其狀態(tài)圖如圖4所示。　
　　　主要包括以下八個狀態(tài)：IDLE(等待讀取或寫入數(shù)據)、LOAD(加載需要傳輸?shù)臄?shù)據)、START(發(fā)送開始信號)、WRRD(I2C總線處于讀取或寫入數(shù)據狀態(tài))、DECIDE(判決當前狀態(tài)是讀取數(shù)據還是寫入數(shù)據)、WR_ACK(寫應答)、RD_ACK(讀應答)、STOP(發(fā)送結束信號)。例如給CMOS圖像傳感器的一個寄存器寫一個字節(jié)的數(shù)據，需要經歷以下狀態(tài)：IDLE→LOAD→START→WRRD→WR_ACK→WRRD→WR_ACK→WRRD→WR_ACK→STOP→IDLE;一個字節(jié)的寫操作的ActiveHDL的仿真時序如圖5所示?！　?.3可編程降采樣模塊　　可編程降采樣模塊是通過MCU給內部的降采樣寄存器寫入需要的降采樣參數(shù)來實現(xiàn)可編程的，接口內一共有6個降采樣參數(shù)寄存器：總行數(shù)寄存器(hrefprecnt)、總列數(shù)寄存器(pixprecnt)、行丟寄存器(hrefdropcnt)、列丟寄存器(pixdropcnt)、行降采樣寄存器(vdscnt)、列降采樣寄存器(hdscnt)，各個寄存器參數(shù)所表示的意義如圖6所示。操作過程如下：先跳過列丟寄存器值和行丟寄存器值數(shù)目的列和行，接下來保留總列數(shù)寄存器值和總行數(shù)寄存器值數(shù)目的列和行，在這些保留的行和列當中用列降采樣寄存器和行降采樣寄存器的值進行降采樣：行降采樣寄存器和列降采樣寄存器分為兩部分：保留和丟棄，保留和丟棄的像素和行的數(shù)目均為偶數(shù)且為連續(xù)的像素，從而保證降采樣后輸出的像素滿足RGRG…RG或GBGB…GB的Bayer格式。通過這樣幾個降采樣寄存器可以很方便實現(xiàn)的各種分辨率的降采樣，能夠輸出任意4的倍數(shù)的分辨率的圖像，因而可以很方便的支持多種規(guī)格的LCD顯示器?！?center>
　　　4電路的FPGA驗證　　在經過上述頂層設計和各個子模塊的設計后，用Verilog語言[5]來實現(xiàn)，并用ActiveHDL來進行RTL級仿真，并對電路進行了FPGA驗證，使用的芯片是Xilinx公司的SPARTANIIXC2S200PQ208，系統(tǒng)時鐘為54MHz，F(xiàn)PGA綜合的結果顯示需要FPGA芯片的11%的SLICEs，22%的IOBs和25%的GCLKIOBs。整個測試流程由MCU控制，在拍照模式下，CMOS圖像傳感器的數(shù)據流經CMOS接口采樣存儲在SDRAM中，再由EPP接口上傳至PC上：在取景模式下，則有LCD顯示器實時顯示。該接口電路在各種工作模式下功能驗證正確?！　PGA驗證通過后，作為數(shù)碼相機專用集成電路芯片的一部分采用上華0.6μm工藝庫進行了ASIC的后端自動綜合，包括用DesignCompiler(Synopsys公司)進行邏輯綜合、PrimeTime(Synopsys公司)做版圖前驗證、SiliconEnsemble(Cadence公司)做自動布局布線、Virtuoso(Cadence公司)做DRC和LVS，最后得到的版圖面積約為3.7mm×3.7mm，綜合頻率為25MHz，在5V供電下，功耗約為150mW。　　5結論　　CMOS圖像傳感器接口電路的設計模塊可以分為寄存器文件、主12C總線接口和可編程降采樣模塊3部分，經過電路的頂層設計和各個子模塊的功能設計，進行了Verilog語言代碼實現(xiàn)，用ActiveHDL進行了RTL級仿真，并進行了FPGA驗證，功能設汁正確，并打算作為數(shù)碼相機專用集成電路芯片的一部分到工藝廠流片。