【ZiDongHua 之方案應(yīng)用場(chǎng)收錄關(guān)鍵詞： Cadence楷登 微控制器 物聯(lián)網(wǎng) 機(jī)器學(xué)習(xí)】
 
　　瑞薩電子通過(guò)利用 Cadence Xcelium ML 和 Verisium 平臺(tái)將生產(chǎn)力提高了 6 倍
 
 
　　瑞薩電子（Renesas）是微控制器（MCU）、模擬、電源和系統(tǒng)級(jí)芯片（SoC）產(chǎn)品的全球領(lǐng)導(dǎo)者。瑞薩電子在超過(guò) 30 個(gè)國(guó)家/地區(qū)設(shè)有生產(chǎn)、設(shè)計(jì)和銷售運(yùn)營(yíng)中心。該公司的 MCU、SoC 產(chǎn)品和技術(shù)在市場(chǎng)上有口皆碑，旨在為各類關(guān)鍵市場(chǎng)領(lǐng)域提供解決方案，如物聯(lián)網(wǎng)、工業(yè)、基礎(chǔ)設(shè)施和汽車。
 
　　驗(yàn)證是 SoC 設(shè)計(jì)不可或缺的核心，而 SoC 功能的不斷增加也導(dǎo)致其設(shè)計(jì)變得更加復(fù)雜。SoC 的狀態(tài)空間以及驗(yàn)證空間隨著門數(shù)的增加而呈指數(shù)級(jí)增長(zhǎng)，因此對(duì)總驗(yàn)證吞吐量、查找和修復(fù)錯(cuò)誤的需求也呈指數(shù)級(jí)增長(zhǎng)。
 
　　瑞薩電子的驗(yàn)證團(tuán)隊(duì)就面臨著這樣的挑戰(zhàn)。他們注意到，隨著 SoC 的功能密度和 IP 模塊數(shù)量不斷增加，在有限的資源和預(yù)算范圍內(nèi)實(shí)現(xiàn)驗(yàn)證和覆蓋目標(biāo)是一項(xiàng)不小的挑戰(zhàn)。此外，他們還發(fā)現(xiàn)，驗(yàn)證吞吐量成為巨大的瓶頸，而在瞬息萬(wàn)變的市場(chǎng)環(huán)境下，滿足市場(chǎng)需求，符合嚴(yán)苛的流片時(shí)間表至關(guān)重要。
 
　　
 
　　隨著 SoC 設(shè)計(jì)規(guī)模的擴(kuò)大、復(fù)雜程度的增加,
 
　　驗(yàn)證吞吐量仍然是一個(gè)瓶頸
 
　　為了在競(jìng)爭(zhēng)中保持領(lǐng)先地位，瑞薩電子需要一個(gè)有助于縮短整體設(shè)計(jì)周期、加速覆蓋率收斂、提高生產(chǎn)力并節(jié)省資源的解決方案。
 
　　瑞薩電子采用了 Cadence 基于 AI 的 Verisium Platform 和 Xcelium ML App 來(lái)應(yīng)對(duì)這一挑戰(zhàn)。
 
　　關(guān)鍵挑戰(zhàn)
 
　　● 提高驗(yàn)證效率
 
　　● 快速調(diào)試
 
　　● 盡早發(fā)現(xiàn)錯(cuò)誤
 
　　● 在多個(gè)引擎上對(duì)不同進(jìn)程進(jìn)行優(yōu)化
 
　　● 加速上市時(shí)機(jī)
 
　　Cadence 解決方案
 
　　● Verisium?AI-Driven Verification Platform● Xcelium? ML App
 
　　Cadence 的解決方案提供了一個(gè)整體調(diào)試環(huán)境，使工程師能夠調(diào)試從 IP 到 SoC 級(jí)的設(shè)計(jì)。該解決方案（Verisium 和 Xcelium ML App）可優(yōu)化仿真回歸并維持覆蓋率，幫助瑞薩電子的驗(yàn)證團(tuán)隊(duì)加快了驗(yàn)證速度。其中的 SmartLog 技術(shù)以及波形、原理圖和驅(qū)動(dòng)跟蹤等功能，有助于實(shí)現(xiàn)快速、全面、交互式的后處理調(diào)試流程。最終，瑞薩電子提高了覆蓋率，優(yōu)化了驗(yàn)證工作分配，可以更快完成對(duì)復(fù)雜 SoC 設(shè)計(jì)錯(cuò)誤的根本原因分析。借助 Xcelium App 中的機(jī)器學(xué)習(xí)技術(shù)，瑞薩電子的驗(yàn)證團(tuán)隊(duì)能夠生成精簡(jiǎn)的回歸結(jié)果。還可以利用現(xiàn)有的隨機(jī)化仿真平臺(tái)去跑一些邊界用例來(lái)幫助瑞薩電子及早發(fā)現(xiàn)錯(cuò)誤。
 
　　瑞薩電子提到，Verisium Debug 在提高調(diào)試效率方面發(fā)揮了核心作用，他們利用以下應(yīng)用縮短了驗(yàn)證周期：
 
　　Verisium AutoTriage：
 
　　
 
　　可自動(dòng)將因?yàn)榇嬖谙嗤e(cuò)誤而失敗的測(cè)試分到同一組。使用該應(yīng)用后，瑞薩電子減少了 70% 的錯(cuò)誤分類工作量，效率提高了 3.3 倍。
 
　　Verisium SemanticDiff：
 
　　通過(guò)識(shí)別故障原因幫助瑞薩電子減少了調(diào)試用時(shí)，并幫助他們顯著提高了效率。
 
　　Verisium WaveMiner：
 
　　幫助驗(yàn)證人員輕松比較和查找通過(guò)和失敗案例中的關(guān)鍵點(diǎn)。其波形格式可完美滿足現(xiàn)代驗(yàn)證需求，并將仿真調(diào)試性能提高了 2 倍。瑞薩電子可以明顯的看到的調(diào)試時(shí)間減少了 89% - 97%，效率提高了 9 倍。
 
　　通過(guò) Cadence 解決方案
 
　　● 仿真調(diào)試性能提高 2 倍
 
　　● 驗(yàn)證效率提高 6 倍
 
　　● 驗(yàn)證回歸周期縮短 66%
 
　　Verisium AI 驅(qū)動(dòng)的應(yīng)用使瑞薩電子的整體調(diào)試效率提高了 6 倍，并縮短了整個(gè)驗(yàn)證周期。瑞薩電子取得了出色的結(jié)果，縮短了 66% 的完整隨機(jī)驗(yàn)證回歸周期。Xcelium ML App 幫助他們實(shí)現(xiàn)了 2.2 倍的回歸用例的壓縮和 100% 的覆蓋率。此外，在使用機(jī)器學(xué)習(xí)進(jìn)行不斷的演化回歸時(shí)，瑞薩電子將工作量減少了 3.6 倍，并再次實(shí)現(xiàn)了 100% 的覆蓋率。
 
　　由于減少了機(jī)器學(xué)習(xí)回歸運(yùn)行次數(shù)（從 3774 次減少到 1168 次），瑞薩電子成功在預(yù)定時(shí)間內(nèi)實(shí)現(xiàn)產(chǎn)品上市。除了節(jié)省資源、時(shí)間和加速覆蓋率收斂外，Xcelium ML Apps 還為瑞薩電子節(jié)省了約 27 個(gè)工時(shí)。
 
　　使用 Cadence 基于 AI 的 Verisium 平臺(tái)和 Xcelium ML App，瑞薩電子的驗(yàn)證效率大幅提高，回歸運(yùn)行次數(shù)顯著減少。該解決方案幫助他們提高了覆蓋率，并加快了對(duì) SoC 設(shè)計(jì)錯(cuò)誤的全方位根本原因分析。在 AI/ML 技術(shù)的助力下，瑞薩電子的驗(yàn)證效率提高了 6 倍。