【自動對焦：電子設(shè)計自動化】

• 新一代時序驅(qū)動（Timing-Driven）的高性能原型驗證系統(tǒng)—快速自動化實現(xiàn)4-100顆VU19P FPGA級聯(lián)規(guī)模的芯片高性能原型驗證；

2、大規(guī)模功能驗證回歸測試管理平臺實現(xiàn)了以覆蓋率為驅(qū)動的自動化數(shù)字前端驗證流程管理和海量數(shù)據(jù)管理，它為用戶提供了從初始驗證計劃創(chuàng)建、回歸執(zhí)行、回歸數(shù)據(jù)收集挖掘、智能錯誤調(diào)試、項目追蹤到最終覆蓋率收斂的完整流程管理與支持。

【第一聚焦: 合見工軟】上海合見工業(yè)軟件集團(tuán)有限公司（簡稱合見工軟）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計自動化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導(dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。隨著又一輪芯片產(chǎn)業(yè)發(fā)展契機(jī)的來臨，合見工軟將不斷聚合行業(yè)領(lǐng)軍人物與各方資源，打造新一代的世界級工業(yè)軟件，以創(chuàng)新的技術(shù)和應(yīng)用模式服務(wù)中國以及全球客戶，并與業(yè)界合作伙伴一道，共同推動我國芯片產(chǎn)業(yè)的持續(xù)、健康發(fā)展。

合見工軟領(lǐng)導(dǎo)團(tuán)隊

據(jù)投資界信息，武岳峰資本創(chuàng)始合伙人潘建岳，早年畢業(yè)于清華，后來他與校友創(chuàng)建了武岳峰資本，縱橫半導(dǎo)體江湖。2020年，他開始組建團(tuán)隊正式成立合見工軟，開始了孵化之路。

同年，潘建岳找到了原新思科技Fellow、研發(fā)副總裁郭立阜和另一家國際EDA巨頭美國Cadence的中國區(qū)“女掌門”徐昀，正式創(chuàng)立了國產(chǎn)EDA公司合見工軟。根據(jù)應(yīng)用場景的不同，EDA工具的使用主要分為設(shè)計、驗證、封裝、制造等幾大類，其中驗證是國產(chǎn)EDA工具最薄弱的環(huán)節(jié)。為此，潘建岳團(tuán)隊決定以驗證為切入點，開始了創(chuàng)業(yè)之路。

成立之初，潘建岳充分發(fā)揮了自身在投資圈的優(yōu)勢。2021年，合見工軟相繼投資了EDA公司上海阿卡思和國產(chǎn)芯片測試研發(fā)協(xié)同流程化工具供應(yīng)商上海孤波科技。此后，合見工軟員工快速擴(kuò)張成300人，研發(fā)團(tuán)隊超220名。

合見工軟完成Pre-A輪超11億元人民幣融資

據(jù)深圳市創(chuàng)新投資集團(tuán)公眾號,國內(nèi)領(lǐng)軍的高性能EDA及工業(yè)軟件解決方案提供商——上海合見工業(yè)軟件集團(tuán)有限公司（以下簡稱“合見工軟”）近日宣布完成Pre-A輪超11億元人民幣融資。至此，合見工軟已完成兩輪融資，累計融資金額近30億元人民幣。

合見工軟發(fā)起輪融資于2021年完成，由國家級產(chǎn)業(yè)基金國家集成電路產(chǎn)業(yè)投資基金二期（國家大基金二期）、中國互聯(lián)網(wǎng)投資基金，深創(chuàng)投集團(tuán)等多家科技及半導(dǎo)體產(chǎn)業(yè)專業(yè)投資機(jī)構(gòu)，多家知名集成電路行業(yè)領(lǐng)軍企業(yè)及其關(guān)聯(lián)基金，以及全球知名集成電路設(shè)計公司等共同發(fā)起。

合見工軟發(fā)起輪融資金額超17億人民幣，截至目前，創(chuàng)下國內(nèi)EDA領(lǐng)域單輪融資規(guī)模之ZUI。

合見工軟發(fā)布多款EDA產(chǎn)品和解決方案

近日推出多款EDA產(chǎn)品和解決方案，以更好地解決芯片開發(fā)中的功能驗證、調(diào)試和大規(guī)模測試管理，以及先進(jìn)封裝系統(tǒng)級設(shè)計協(xié)同等不同任務(wù)的挑戰(zhàn)。

本次發(fā)布的EDA產(chǎn)品和解決方案包括：

新一代時序驅(qū)動（Timing-Driven）的高性能原型驗證系統(tǒng)UniVista Advanced Prototyping System（簡稱“UV APS”）——快速自動化實現(xiàn)4-100顆VU19P FPGA級聯(lián)規(guī)模的芯片高性能原型驗證；

先進(jìn)封裝協(xié)同設(shè)計檢查工具UniVista Integrator（簡稱“UVI”）的Sign-off級完整功能版；

高效易用的數(shù)字功能仿真調(diào)試工具UniVista Debugger（簡稱“UVD”）；

強(qiáng)大靈活的大規(guī)模功能驗證回歸測試管理平臺UniVista Verification Productivity System（簡稱“VPS”）；

即插即用的混合原型系統(tǒng)級IP驗證方案UniVista Hybrid IPK（簡稱“HIPK”）。

UV APS全新功能升級版集成了先進(jìn)的時序驅(qū)動全流程編譯軟件APS Compiler，自研的強(qiáng)大前端編譯處理引擎，可以快速實現(xiàn)多種類型設(shè)計的移植和啟動，降低用戶初期部署成本；APS Compiler內(nèi)嵌功能更強(qiáng)大的時序驅(qū)動引擎，并通過大范圍TDM ratio自動優(yōu)化求解，面對10億門以上設(shè)計亦能自動化快速實現(xiàn)更卓越的性能。全新版的UV APS同時還提供了寄存器回讀和深度調(diào)試等多樣化調(diào)試手段。硬件系統(tǒng)支持4-100顆VU19P FPGA的級聯(lián)，單套設(shè)備采用4顆FPGA，最大容量支持25套設(shè)備級聯(lián)；合見工軟同時提供了面向多種行業(yè)應(yīng)用的原型驗證子卡及快速定制服務(wù)，支持PCIe Gen5、DDR5、HBM2e等高性能接口速率適配，支持虛擬原型混合驗證等一系列適配多種典型應(yīng)用的解決方案，使用戶可以輕松應(yīng)對原型驗證的各種復(fù)雜場景需求。

UVI增強(qiáng)版完善了先進(jìn)封裝設(shè)計在IC、Package、PCB設(shè)計協(xié)同的Sign-off功能，支持全面的系統(tǒng)互連一致性檢查（System-Level LVS），合見工軟在仿真生產(chǎn)設(shè)計環(huán)境所得準(zhǔn)確率、覆蓋率均達(dá)100%。該版本將檢查效率提高了96倍，從上一版檢查600,000管腳8分鐘提升至5秒鐘；同時，在圖形顯示性能、效果與精度上都有大幅提升。目前UVI增強(qiáng)版已在業(yè)內(nèi)多家客戶應(yīng)用。UVI采用工業(yè)軟件的高端技術(shù)，融合先進(jìn)的底層架構(gòu)及EDA行業(yè)先進(jìn)封裝產(chǎn)業(yè)鏈高效優(yōu)秀的設(shè)計實踐，為行業(yè)各領(lǐng)域客戶提供高效直觀簡潔的系統(tǒng)級協(xié)同設(shè)計環(huán)境。同時，UVI更多新的迭代功能也將在不久后陸續(xù)推出。

UVD通過采用前沿的技術(shù)，實現(xiàn)了高性能、高容量的架構(gòu)和關(guān)鍵技術(shù)設(shè)計，支持智能源代碼追蹤，可以兼容業(yè)界不同的驗證工具和方案，同時具有簡潔易用的用戶界面。其產(chǎn)品功能的設(shè)計立足于用戶的實際需求并適應(yīng)驗證流程和方法學(xué)的發(fā)展。UVD可以在編譯源文件的基礎(chǔ)上，生成高性能、大容量的設(shè)計及驗證環(huán)境信息數(shù)據(jù)庫，其配合合見工軟驗證工具或第三方驗證工具可以生成統(tǒng)一的高壓縮比的波形數(shù)據(jù)庫（USDB），利用簡潔易用、快速響應(yīng)的可視化界面，用戶可以高效完成調(diào)試任務(wù)，加速驗證收斂。

VPS實現(xiàn)了以覆蓋率為驅(qū)動的自動化數(shù)字前端驗證流程管理和海量數(shù)據(jù)管理，它為用戶提供了從初始驗證計劃創(chuàng)建、回歸執(zhí)行、回歸數(shù)據(jù)收集挖掘、智能錯誤調(diào)試、項目追蹤到最終覆蓋率收斂的完整流程管理與支持。同時VPS具備優(yōu)秀的廣泛性和可定制性，不僅支持運行業(yè)界的多種驗證工具，還提供靈活的API接口，使其與CI/CD、缺陷管理等第三方工具的定制化集成成為可能。VPS采用分布式技術(shù)和高性能數(shù)據(jù)庫技術(shù)，有效避免單點故障帶來的系統(tǒng)崩潰，支持不間斷服務(wù)的平滑增量部署機(jī)制，實現(xiàn)多用戶、多項目間的跨區(qū)域高性能統(tǒng)一管理。該產(chǎn)品還提供了靈活友好的用戶界面，包含命令行界面和可視化界面，使用戶可以方便直觀地進(jìn)行流程數(shù)據(jù)管理和項目追蹤。