【ZiDongHua 之新品發(fā)布臺(tái)收錄關(guān)鍵詞：Xilinx  人工智能 機(jī)器學(xué)習(xí)  視頻分析 機(jī)器視覺 】

Xilinx 推出 SmartNIC 和視頻分析以加速數(shù)據(jù)中心

為了加快數(shù)據(jù)中心的工作速度，Xilinx推出了一套產(chǎn)品來(lái)解決網(wǎng)絡(luò)功能和人工智能分析問(wèn)題!推出新的 Aleveo SmartNIC 系列、人工智能視頻分析應(yīng)用程序和用于快速(亞微秒)交易的加速算法交易參考設(shè)計(jì)，還推出了 Xilinx 應(yīng)用商店!

Alveo SN1000 SmartNIC 為各種網(wǎng)絡(luò)、安全和存儲(chǔ)卸載提供軟件定義的硬件加速，例如 Open vSwitch 和虛擬化加速 (Virtio.net)。安全卸載包括 IPsec、kTLS 和 SSL/TLS 以及加速存儲(chǔ)應(yīng)用程序，包括 Virtio.blk、NVMe over TCP、Ceph 以及壓縮和加密服務(wù)。

Alveo SN100 智能網(wǎng)卡

可組合、可編程的 SmartNIC 被認(rèn)為是業(yè)界首款可組合的 SmartNIC。其特點(diǎn)是 100Gb/s 性能和針對(duì)所有功能卸載的軟件定義硬件加速。它們可以卸載 CPU 密集型任務(wù)，并具有開放式架構(gòu)，可以以線速加速各種網(wǎng)絡(luò)功能。

軟件開發(fā)人員可以使用Xilinx Vitis Networking 平臺(tái)以及 P4、C 和 C++ 等編程語(yǔ)言來(lái)創(chuàng)建在 SmartNIC 上的硬件中運(yùn)行的網(wǎng)絡(luò)功能、協(xié)議和應(yīng)用程序。Xilinx表示：該軟件可用于構(gòu)建新的網(wǎng)絡(luò)功能并調(diào)整現(xiàn)有的網(wǎng)絡(luò)功能，以處理新的協(xié)議和應(yīng)用程序，而無(wú)需更換硬件。

SmartNIC 基于 Xilinx 16nm UltraScale+ 架構(gòu)，并由Xilinx的低延遲 XCU26 FPGA 和 16 核 Arm 處理器提供支持。SN1000 SmartNIC 提供雙 QSFP 端口，可通過(guò) PCIe Gen 4 互連實(shí)現(xiàn) 10/25/100Gb/s 連接。75W SmartNIC 采用全高半長(zhǎng) (FHHL) 外形尺寸。

Xilinx與合作伙伴生態(tài)系統(tǒng)一起推出了 Smart World AI 視頻分析平臺(tái)，以加速?gòu)?fù)雜且對(duì)延遲敏感的 AI 視頻推理應(yīng)用程序。Xilinx Smart World 由視頻機(jī)器學(xué)習(xí)流服務(wù)器 (VMSS) 提供支持，可以在單個(gè) Alveo 加速卡上以確定性的低于 100 毫秒的管道延遲支持多個(gè)神經(jīng)網(wǎng)絡(luò)。

現(xiàn)在可用的生態(tài)系統(tǒng)合作伙伴解決方案包括來(lái)自 Aupera 的解決方案，用于使用視頻處理和 Alveo 加速器的智能城市和智能零售。Mipsology 還提供了一個(gè)工具集，用于將現(xiàn)有人工智能應(yīng)用程序從基于 GPU 的架構(gòu)遷移到 Alveo 平臺(tái)，并且 DeepAI 還提供了一種在 Aleveo 加速器邊緣提供人工智能訓(xùn)練的方法。與基于 GPU 的解決方案相比，可以將性能提高 10 倍。

Vitis 開發(fā)平臺(tái)提供的算法交易延遲為亞微秒。添加加速算法交易 (AAT) 參考設(shè)計(jì)意味著無(wú)需定制硬件開發(fā)即可實(shí)現(xiàn)快速交易性能。AAT 在 Alveo 加速卡上實(shí)現(xiàn)。模塊化設(shè)計(jì)包括端到端、低延遲交易解決方案的所有必要組件。每個(gè)模塊都可以在 Vitis 平臺(tái)中使用 C 和 C++ 進(jìn)行定制。AAT 參考設(shè)計(jì)現(xiàn)已可供 Alveo 加速卡客戶免費(fèi)使用。

Xilinx 的 fpga App Store擁有可立即部署的加速應(yīng)用程序，從 Smart World AI 視頻分析到反洗錢和實(shí)時(shí)視頻轉(zhuǎn)碼。由 Xilinx 生態(tài)系統(tǒng)合作伙伴開發(fā)，被描述為一種訪問(wèn)可在幾分鐘內(nèi)部署的容器化預(yù)構(gòu)建應(yīng)用程序的方法。

Xilinx 在 Vivado 中添加機(jī)器學(xué)習(xí)優(yōu)化以加快設(shè)計(jì)周期

Xilinx聲稱能夠?qū)⒃O(shè)計(jì)編譯時(shí)間縮短五倍，因此推出了Vivado ML Editions工具套件。Xilinx Vivado 工具套件的最新成員是首款基于機(jī)器學(xué)習(xí) (ML) 優(yōu)化算法的 FPGA EDA 工具套件。

與 Vivado HLx Editions 工具相比，除了更快的編譯時(shí)間之外，還能將復(fù)雜設(shè)計(jì)的結(jié)果質(zhì)量 (QoR) 提高 10%。

Xilinx 表示：機(jī)器學(xué)習(xí)是加速設(shè)計(jì)流程和提高 QoR 收益的下一個(gè)重大飛躍。EDA 設(shè)計(jì)工具支持基于 ML 的算法，可加速設(shè)計(jì)收斂，其推出延續(xù)了賽靈思對(duì)機(jī)器學(xué)習(xí)的推動(dòng)，繼推出了增強(qiáng)型 Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái) (ACAP) 和 AI Engine-ML 將 ML 提高了數(shù)倍四、與早期的AI Engine架構(gòu)相比。

圖片

Vivado ML Editions 的設(shè)計(jì)改進(jìn)了時(shí)序并生成 QoR ，從而減少用戶分析，從而加速設(shè)計(jì)的收斂。該工具還改進(jìn)了與 Vivado IP Integrator 的協(xié)作設(shè)計(jì)，以實(shí)現(xiàn)模塊化設(shè)計(jì)，從而實(shí)現(xiàn)跨多個(gè)站點(diǎn)的基于團(tuán)隊(duì)的設(shè)計(jì)方法。

Xilinx 表示：抽象 Shell 允許用戶，在系統(tǒng)內(nèi)定義多個(gè)模塊，以增量方式并行編譯， 與傳統(tǒng)的完整系統(tǒng)編譯相比，編譯時(shí)間減少了 5 到 17 倍。此功能將設(shè)計(jì)細(xì)節(jié)隱藏在模塊之外，以保護(hù)客戶 IP。此功能對(duì)于 FPGA 即服務(wù)和增值系統(tǒng)集成商至關(guān)重要。

該工具的其他功能還包括動(dòng)態(tài)功能交換 (DFX)，可以在運(yùn)行時(shí)動(dòng)態(tài)加載自定義硬件加速器來(lái)更有效地利用芯片資源。DFX 在幾毫秒內(nèi)加載設(shè)計(jì)模塊的適應(yīng)性 開辟了新的用例，例如：在幀處理期間交換不同的視覺算法，或者在 DNA 測(cè)序時(shí)實(shí)時(shí)交換不同算法的基因組分析。

Vivado ML 版本現(xiàn)已提供標(biāo)準(zhǔn)版(免費(fèi))和企業(yè)版。