【導(dǎo)讀】USB和PCI-e是非常常用的用于外部和內(nèi)部連接的串行通信標(biāo)準(zhǔn)，其最新版本或技術(shù)草案目前均已推出。USB 3.0推廣小組于2008年11月公布3.0版本的技術(shù)規(guī)范已經(jīng)完成；首臺(tái)經(jīng)驗(yàn)證的USB 3.0消費(fèi)產(chǎn)品在2010年CES上發(fā)布。推遲到2010年底完成正式技術(shù)規(guī)范的PCI-e 3.0由于傳輸速率過(guò)高也給測(cè)試帶來(lái)較大挑戰(zhàn)。測(cè)試廠商Tektronix（泰克）在近日“泰克2010年秋季創(chuàng)新論壇”中接受EDN China采訪時(shí)表示，技術(shù)指標(biāo)和一致性的測(cè)試只是測(cè)試流程的必須環(huán)節(jié)之一，而更關(guān)鍵的功能是對(duì)測(cè)試結(jié)果的處理和分析。一致性測(cè)試遠(yuǎn)遠(yuǎn)不夠　　“目前由于PCI-e 3.0的最終技術(shù)標(biāo)準(zhǔn)還沒(méi)完成，因此測(cè)試廠商的方案還只是針對(duì)某些功能推出模塊化測(cè)試產(chǎn)品，在規(guī)范正式定稿之前很難提供自動(dòng)化的方案。但實(shí)際上相比自動(dòng)化測(cè)試，客戶最關(guān)心的問(wèn)題是‘如果測(cè)試失敗怎么辦？’”， 泰克技術(shù)解決方案（HSS技術(shù)）市場(chǎng)經(jīng)理Sarah Boen女士表示，測(cè)試儀器不能僅僅給出測(cè)試通過(guò)或失敗的結(jié)果，還要能幫客戶找到導(dǎo)致失敗的原因?！　∷f(shuō)，目前產(chǎn)業(yè)鏈各個(gè)環(huán)節(jié)的客戶很關(guān)注Tektronix PCI-e 3.0的測(cè)試產(chǎn)品，但其主要需求并不僅僅是能實(shí)現(xiàn)自動(dòng)化。自動(dòng)化測(cè)試已變成一個(gè)比較基本的功能，現(xiàn)在的主流測(cè)試儀器廠商哪個(gè)沒(méi)有自動(dòng)化方案？為了讓產(chǎn)品脫穎而出，能對(duì)失敗原因進(jìn)行分析的調(diào)試工具才是測(cè)試設(shè)備差異化競(jìng)爭(zhēng)的核心。同樣對(duì)于USB 3.0的測(cè)試也是如此。大家通常談到的都只是一致性測(cè)試，而客戶需要驗(yàn)證USB 3.0設(shè)計(jì)要求的遠(yuǎn)不止于一致性或自動(dòng)化測(cè)試工具。在被測(cè)器件測(cè)試失敗時(shí)，工具是否能夠進(jìn)一步分析其導(dǎo)致問(wèn)題的根本原因變得非常關(guān)鍵。USB 3.0測(cè)試要領(lǐng)　　Sarah Boen女士說(shuō)，對(duì)于USB 3.0的測(cè)試方案可分為發(fā)射機(jī)和接收機(jī)兩方面，前者的測(cè)試指標(biāo)同PCI-e 2.0類似，包含常見(jiàn)的抖動(dòng)和眼圖等；值得指出的是隨著通道中電信號(hào)的數(shù)據(jù)率越來(lái)越快，通道的損耗經(jīng)常導(dǎo)致信號(hào)在接收端的眼圖閉合。在實(shí)際的系統(tǒng)中，常使用均衡 (EqualizaTIon)手段補(bǔ)償通道的損失，以得到“張開(kāi)的眼圖”。對(duì)于接收端的測(cè)試主要集中在寬容度（Tolerance）測(cè)試和擴(kuò)頻時(shí)鐘（SSC）的噪音等；另外線纜均衡也是USB 3.0測(cè)試需要考慮的。PCI-e 3.0測(cè)試挑戰(zhàn)　　PCI-e 3.0更高的傳輸速率導(dǎo)致更低的余量，就需要在發(fā)射端測(cè)試時(shí)進(jìn)行“去嵌（De-embedding）”處理，以減少由夾具和線纜連接造成的信號(hào)損傷。這對(duì)測(cè)試設(shè)備本身提出了更高的要求，特別是要求更低的噪聲。　　Sarah Boen女士介紹說(shuō)，相較于PCI-e1.0和2.0版，PCI-e3.0的單路數(shù)據(jù)速率從5GT/s上升至8GT/s，因此測(cè)試方案的難度也有很大不同。其中“去嵌”處理環(huán)節(jié)是最大的挑戰(zhàn)之一，需要測(cè)試廠商更多的重視，因?yàn)榻^大部分噪音都產(chǎn)生于此，所以如何平衡噪音和采樣率是PCI-e 3.0面臨的主要問(wèn)題之一。　　當(dāng)然，對(duì)于任何數(shù)字示波器來(lái)說(shuō)，采樣率與內(nèi)部噪聲之間存在緊密關(guān)系，即采樣率高、噪聲低，就可使用戶可以獲得更大的測(cè)量余量。此外，PCI-e 3.0的測(cè)試還要求較高的動(dòng)態(tài)范圍，或通過(guò)控制帶寬來(lái)降低噪聲?？偠灾S多參數(shù)，甚至相互制約的參數(shù)，都需要調(diào)整到某個(gè)“Sweet Spot（最佳結(jié)合點(diǎn)）”?！　∑浯危捎谛盘?hào)從源端經(jīng)過(guò)測(cè)試儀器到輸出結(jié)果的一系列環(huán)節(jié)中的衰減可能比較嚴(yán)重，因此通過(guò)軟件針對(duì)接收端進(jìn)行信號(hào)放大的“預(yù)處理”，無(wú)論是USB、PCI-e還是SATA的測(cè)試都十分必要。最后，由于數(shù)據(jù)速率提高到8GT/s，其同樣必須采用新的“均衡”方案以補(bǔ)償信道損耗，這帶來(lái)了新的發(fā)射機(jī)測(cè)量項(xiàng)目和一致性測(cè)試方法。均衡技術(shù)不能補(bǔ)償系統(tǒng)中的所有抖動(dòng)來(lái)源，所以PCI-e 3.0還要求采用新的抖動(dòng)方法。編輯：網(wǎng)絡(luò)轉(zhuǎn)載