知識|PXI總線儀用模塊的設(shè)計與實現(xiàn)
介紹了PXI總線儀用模塊的結(jié)構(gòu)和特點，描述了低成本FPGA器件開發(fā)模塊的各種功能。重點描述了PXI儀用模塊必須具有的PCI/PXI總線接口、精密時基和觸發(fā)控制器的實現(xiàn)，最后探討了PXI儀用模塊針對EMC應采取的措施。實際應用表明所設(shè)計的PXI儀用模塊完全符合PXI硬件規(guī)范，達到了設(shè)計要求。
PXI規(guī)范定義了一種功能強大的儀器平臺，用于測量和自動化領(lǐng)域。PXI是基于CPCI平臺、并附加儀器規(guī)范（如EMI/RFI、機械接口、冷卻、觸發(fā)、設(shè)備同步、軟件接口等）所構(gòu)成的儀用平臺。測試系統(tǒng)的同步和控制是眾多功能測試應用的先決條件，它們依賴于事件檢測、激勵/響應或相位相關(guān)，而PXI提供了滿足這種要求所需的電氣擴展信號，包括用于儀器同步的系統(tǒng)參考鐘PXI_CLK10、PXI TRIG總線、時間非常精密的PXI_STAR觸發(fā)總線以及用于相鄰單板通信的局部總線。PXI儀用系統(tǒng)較GPIB、VXI等儀器系統(tǒng)具有較好的性價比，因而越來越多地被從事自動測試測量的工程技術(shù)人員選用或開發(fā)PXI儀器。如何設(shè)計符合PXI規(guī)范特別是儀用要求的PXI模塊就成了關(guān)鍵。本文在PXI規(guī)范及PXI硬件規(guī)范的基礎(chǔ)上，借助多通道高速數(shù)據(jù)采集模塊的設(shè)計及其應用，揭示PXI儀用模塊的設(shè)計需要的關(guān)鍵技術(shù)。
1. PXI總線數(shù)據(jù)采集模塊的結(jié)構(gòu)
PXI總線四通道高速數(shù)據(jù)采集模塊是高速、高精度的自動測試模塊。整個采集模塊從電路上可分為模擬信號調(diào)理及A/D轉(zhuǎn)換、系統(tǒng)控制器、PCI總線接口等幾個部分。系統(tǒng)控制器包括模擬信號的控制與設(shè)置、時基源控制、觸發(fā)源設(shè)置、觸發(fā)模式設(shè)置、采樣控制、數(shù)據(jù)緩沖、數(shù)據(jù)存儲、數(shù)據(jù)傳輸?shù)取?br/>
PXI高速數(shù)據(jù)采集模塊結(jié)構(gòu)如圖1所示。信號調(diào)理（Conditioning）及A/D轉(zhuǎn)換部分決定了模擬信號采集的性能，時基控制電路為模塊和其他PXI模塊提供采樣和同步基準鐘，觸發(fā)控制器用于接收或發(fā)送觸發(fā)信號，數(shù)據(jù)緩沖和SDRAM控制器用于數(shù)據(jù)在板緩存，局部總線控制器用于主機與各控制器進行通信。各控制器均采用Verilog HDL實現(xiàn)。其中，ADC選用AD9235-65，F(xiàn)PGA1、FPGA2分別選用ALTERA公司的EP1C6Q248和EP1C6Q144，在板數(shù)據(jù)緩存選用Microchip公司的MT48LC8M16A2。
采集模塊有四個模擬通道，每個模擬通道都有獨立的信號調(diào)理電路、ADC和在板數(shù)據(jù)緩存。在系統(tǒng)控制器FPGA1的控制下，當滿足預設(shè)的觸發(fā)條件時，將A/D轉(zhuǎn)換后的數(shù)據(jù)送入SDRAM，然后計算機將數(shù)據(jù)讀入進行分析和保存。
2 .PCI/PXI接口的實現(xiàn)
PCI/PXI接口需要設(shè)計PCI控制器、Back-end接口，并且需要滿足CPCI規(guī)范的電氣要求。這些電氣要求包括電源解耦、信號分支(stub)終結(jié)、信號分支長度約束、熱插拔、3.3V/5V信號環(huán)境等。多通道高速數(shù)據(jù)采集模塊采用Verilog HDL在EP1C6Q144中實現(xiàn)32位Slave PCI控制器、Back-end接口，通過它來實現(xiàn)儀器模塊與計算機之間的通信。如圖2所示
通常為滿足電信等應用，當CPCI單板出現(xiàn)故障時，要求在整個系統(tǒng)不停機的情況下允許帶電拔出故障板并插入備份板進行維護。一般情況下PXI儀器不需要熱插拔，3U尺寸的PXI卡外形又很小，布局布線不便。本設(shè)計沒有采用熱插拔。PXI模塊的PCI信號應能兼容PCI3.3V/5V信號環(huán)境。如果PXI底板的碼鍵是鎘黃色則是3.3V信號環(huán)境，亮藍色則是5V信號環(huán)境，沒有碼鍵則為3.3V/5V通用信號環(huán)境。本設(shè)計采用IDT的電平轉(zhuǎn)換芯片QS3861，以兼容PCI3.3V和PCI5V信號環(huán)境。同時，芯片導通時的典型阻抗為10Ω，滿足信號stub終結(jié)電阻的要求。
3 .PXI儀器同步機制的實現(xiàn)
被測對象(DUT)可能有數(shù)個緩變信號、混合信號，或眾多個相互關(guān)聯(lián)的信號。數(shù)個緩變信號的測試只需簡單測試設(shè)備就可以完成，實時時鐘也可以保證時間精度?；旌闲盘柡捅姸嘞嗷リP(guān)聯(lián)信號的測試，既有測試也有激勵，需要一臺或多臺儀器，所構(gòu)成的測試系統(tǒng)就是綜合測試系統(tǒng)，系統(tǒng)中的每個模塊必須具有精確的同步和控制以達到同時操作。從這個角度考慮，通常要求儀器底板提供一個精密的系統(tǒng)參考鐘、一套觸發(fā)總線、通過前面板提供接收或發(fā)送到其他儀器的時鐘和觸發(fā)信號接口。PXI底板包括系統(tǒng)參考鐘、PXI觸發(fā)總線、星形觸發(fā)總線等資源。開發(fā)人員可以利用這些資源設(shè)計精密而靈活的時基和觸發(fā)控制器，以實現(xiàn)多臺儀器的同步和控制。
(1)PXI底板提供了一個公共的參考時鐘，每個外設(shè)槽都有一個PXI_CLK10 TTL鐘，從鐘源到每個槽的布線等長，兩槽之間的信號偏移小于1ns?！ ?2)PXI 規(guī)范定義了八個觸發(fā)信號用于模塊間的同步和通信，時鐘、觸發(fā)和握手信號共享這個觸發(fā)總線，覆蓋一個總線段。PXI TRIG總線允許傳輸不同頻率的采樣時鐘，多個模塊可以直接共享這個采樣時鐘，其時鐘脈沖的傾斜精度小于10ns。PXI規(guī)范建議采用PXI_TRIG[7]信號線,用于發(fā)送或接收采樣時鐘。在上電時，這些信號應處于高阻態(tài)?！ ?3)PXI提供了一個超高性能的星形觸發(fā)總線，同參考時鐘一樣，星形觸發(fā)信號是由位于第一外設(shè)槽的星形觸發(fā)控制器將信號點對點沿著等長的信號線傳送給其他外設(shè)槽，其信號抖動小于1ns，覆蓋兩個總線段?！ τ赑XI儀用模塊的設(shè)計，應考慮其在綜合測試系統(tǒng)中的應用，前面板至少需要一個時鐘輸入、一個雙向觸發(fā)線，結(jié)合儀器本地自洽的時鐘和觸發(fā)總線，方能建立一套完備的同步機制?！ ?.1 PXI儀用模塊精密時基的設(shè)計 通常一個PXI儀用模塊應有三個時基源： PXI_CLK10參考時鐘、外部(前面板)10MHz參考時鐘或65MHz時基、PXI_TRIG[7]或PXI_STAR提供的采樣鐘。模塊精密時基的設(shè)計包括時基的生成和傳送。由于A/D轉(zhuǎn)換器的采樣時鐘頻率為65MHz，所以模塊的時基頻率可以定為65MHz。如果利用10MHz參考時鐘，還必須通過PLL進行倍頻，顯然倍頻系數(shù)不是整數(shù)。當不同的模塊利用PXI_CLK10獲取65MHz采樣鐘作為時基時，不同模塊間的采樣鐘很難達到相位同步。為了保證所有模塊同步，如前所述，可將這個采樣鐘通過PXI_TRIG[7]、PXI_STAR[0:12]傳送給其他外設(shè)槽。對于多臺儀器的同步應用，最好通過用戶前面板由外部提供時基源?！ ∮捎谟卸鄠€時基源，且通常時鐘的電平是TTL電平，可采用5V耐壓的電平轉(zhuǎn)換多路復用/解復器進行選擇。這里選用SN74CB3T3253和SN74CBT16244，其傳播時延均小于0.25ns。EP1C6Q248內(nèi)部有兩個PLL，一個PLL用來從10MHz參考鐘獲取時基，一個用于獲取數(shù)據(jù)傳輸和SDRAM控制器的80MHz時鐘。精密時基的獲取和源出電路如圖3所示。時基源的選擇和時基信號的源出由用戶通過軟件進行配置。
評論排行