【ZiDongHua 之設(shè)計自動化收錄關(guān)鍵詞： 合見工軟 EDA AI 自動駕駛】
　　
　　智算時代全速推進，合見工軟重磅發(fā)布多款國產(chǎn)自研EDA與IP解決方案
　　
　　9月24日，國內(nèi)領(lǐng)先的集成電路設(shè)計EDA及工業(yè)軟件企業(yè)上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）在IDAS 2024設(shè)計自動化產(chǎn)業(yè)峰會期間隆重召開了“2024合見工軟年度新產(chǎn)品發(fā)布會”，會上重磅發(fā)布了十一款國產(chǎn)自主自研EDA及IP產(chǎn)品，其中多項產(chǎn)品性能可對標國際先進產(chǎn)品，為中國本土EDA技術(shù)突破提供了強大的推動力。
　　
　　此次合見工軟發(fā)布的創(chuàng)新產(chǎn)品包括：國產(chǎn)硬件仿真器中首臺可擴展至460億邏輯門設(shè)計的硬件仿真平臺UVHP、新一代單系統(tǒng)先進原型驗證平臺、DFT全流程平臺、電子系統(tǒng)設(shè)計工具和五款高速接口IP產(chǎn)品。
 
　　
　　EDA²副理事長、深圳市海思半導(dǎo)體有限公司CIO刁焱秋，清華大學(xué)、復(fù)旦大學(xué)、上海大學(xué)等學(xué)界代表，以及知名半導(dǎo)體公司高管及客戶共計超過400位代表，共同出席了合見工軟新產(chǎn)品發(fā)布會。
　　
　　面對智算時代的到來，復(fù)雜集成電路技術(shù)與工藝的演進挑戰(zhàn)，國產(chǎn)EDA產(chǎn)業(yè)面臨著嚴苛的時代考題，如何能將國產(chǎn)EDA工具推向先進水平，并在國際市場中占據(jù)一席之地。特別是在以人工智能驅(qū)動的智算時代的科技比拼中，EDA工具對于支撐中國智算時代驅(qū)動的集成電路產(chǎn)業(yè)發(fā)展至關(guān)重要。
　　
　　在這條科技攻堅的核心賽道上，合見工軟以三年推出20余款產(chǎn)品的創(chuàng)新速度、硬核的技術(shù)實力與國內(nèi)集成電路行業(yè)的廣泛認可，回答了時代給與的考題，同時引領(lǐng)了產(chǎn)業(yè)發(fā)展、技術(shù)創(chuàng)新和生態(tài)完善的國產(chǎn)EDA新態(tài)勢。
　　
　　發(fā)布會上，合見工軟董事長潘建岳先生作開幕致辭，EDA²副理事長刁焱秋先生進行特邀致辭。合見工軟董事長潘建岳先生表示，合見工軟以世界級EDA公司為遠景，目標為中國集成電路行業(yè)提供國際領(lǐng)先水平的創(chuàng)新EDA工具，契合國家加快發(fā)展新質(zhì)生產(chǎn)力的重要要求。縱覽歷史，EDA發(fā)展始終走在集成電路行業(yè)的最前端，引領(lǐng)創(chuàng)新。從創(chuàng)立伊始，合見工軟始終以產(chǎn)品技術(shù)為核心，保持著閉關(guān)研發(fā)、夯實基礎(chǔ)，幾年間合見工軟已從一家初創(chuàng)企業(yè)，發(fā)展為國內(nèi)數(shù)字芯片EDA的領(lǐng)導(dǎo)企業(yè)，同時更跨越到系統(tǒng)級和IP多個領(lǐng)域，成為國內(nèi)首家可以為數(shù)字大芯片設(shè)計提供“EDA+IP+系統(tǒng)級”聯(lián)合解決方案的供應(yīng)商，刷新了EDA研發(fā)的中國速度，引領(lǐng)了國產(chǎn)EDA創(chuàng)新時代。
 
　　
　　▲合見工軟董事長潘建岳致辭
　　
　　本次發(fā)布會的重磅環(huán)節(jié)是由合見工軟首席技術(shù)官賀培鑫先生帶領(lǐng)的合見工軟技術(shù)專家發(fā)布EDA創(chuàng)新趨勢和全新的十一款產(chǎn)品，這些產(chǎn)品覆蓋了數(shù)字前端、數(shù)字后端、系統(tǒng)級和接口IP多個領(lǐng)域。合見工軟自成立以來一直以國際先進水平為目標，多產(chǎn)品線并行研發(fā)，在數(shù)字芯片EDA技術(shù)達到創(chuàng)新引領(lǐng)的同時，在技術(shù)更為領(lǐng)先、挑戰(zhàn)更復(fù)雜的數(shù)字芯片設(shè)計和驗證領(lǐng)域已有多項創(chuàng)新成果，填補了部分國產(chǎn)EDA工具關(guān)鍵點的技術(shù)空白，展現(xiàn)了合見工軟強大的研發(fā)實力和對客戶的支持能力。特別是在IP領(lǐng)域?qū)崿F(xiàn)快速覆蓋，現(xiàn)已成為國內(nèi)首批同時布局EDA+IP聯(lián)合的供應(yīng)商，并已得到多家商業(yè)客戶的成功流片，數(shù)百家客戶的商業(yè)部署。
　　
　　智算時代，創(chuàng)新加速
　　
　　生成式AI引爆了智算產(chǎn)業(yè)的高速擴張，算力已成為數(shù)字時代的關(guān)鍵源動力，也是國家科技實力的基石與體現(xiàn)。智算系統(tǒng)中，芯片為整個架構(gòu)提供算力基礎(chǔ)支撐，每一次大模型的訓(xùn)練和推理參數(shù)量正在呈現(xiàn)指數(shù)級增長，帶動著作為算力基礎(chǔ)設(shè)施的算力芯片GPU和CPU芯片爆發(fā)式的自主化需求。同時，智算領(lǐng)域為芯片設(shè)計也帶來了多重挑戰(zhàn)，芯片的復(fù)雜度呈現(xiàn)大幅的提升，嚴苛的面世時間要求設(shè)計和驗證工作更加準確而高效，對系統(tǒng)級設(shè)計及軟硬件協(xié)同的要求也更為復(fù)雜。這些新的挑戰(zhàn)顛覆了既往的傳統(tǒng)芯片設(shè)計方法，同時持續(xù)推升EDA工具研發(fā)的復(fù)雜度。
　　
　　賀培鑫在發(fā)布會主題演講中提到了智算芯片公司當(dāng)前面臨的四大挑戰(zhàn)，包括算力墻，即數(shù)據(jù)處理速度的限制；第二，存儲墻，內(nèi)存訪問速度的限制；第三，能耗墻，先進工藝演進到一定程度，已經(jīng)沒有辦法再降低功耗，同時計算規(guī)模不停在擴大，所以能耗變成很大的問題；最后，互聯(lián)墻的挑戰(zhàn)，智算萬卡互聯(lián)，對于計算速度及延遲帶來了巨大的限制。
 
　　
　　▲合見工軟首席技術(shù)官賀培鑫進行主題演講
　　
　　這些種種挑戰(zhàn)，都驅(qū)動著中國高端數(shù)字芯片設(shè)計面臨迫切的需求：第一，毫無疑問的國產(chǎn)EDA工具問題；第二，系統(tǒng)級上改善芯片性能，以及解決軟硬件協(xié)同的挑戰(zhàn)，從更早期的階段開始系統(tǒng)聯(lián)動設(shè)計的考量；第三，更好的支撐國內(nèi)數(shù)字大芯片客戶的需求，包括芯粒（Chiplet）時代所帶來的最新高速接口IP和系統(tǒng)級設(shè)計工具等領(lǐng)域。
　　
　　智算時代的爆發(fā)對國產(chǎn)EDA的支撐提出了嚴苛的時間表，時不我待。
　　
　　合見工軟此次發(fā)布的創(chuàng)新戰(zhàn)略，從解決關(guān)鍵卡脖子問題，提升為打造技術(shù)領(lǐng)先優(yōu)勢，對標國際先進性能水平，以應(yīng)對目前智算大芯片所帶來的技術(shù)挑戰(zhàn)，提供高水平的數(shù)字芯片EDA及IP解決方案。此次一年一度的產(chǎn)品發(fā)布，正是合見工軟堅守初心，識勢而為，多措并舉的扎實發(fā)展道路的體現(xiàn)。合見工軟針對大規(guī)模算力集群的高速發(fā)展，為數(shù)字大芯片設(shè)計帶來的多重挑戰(zhàn)，發(fā)布了多個創(chuàng)新產(chǎn)品和EDA發(fā)展趨勢以供應(yīng)對，包括算力主芯片方案、存儲方案、互聯(lián)方案和系統(tǒng)方案。
　　
　　本次發(fā)布的十一款創(chuàng)新產(chǎn)品包括
　　
　　?
　　
　　數(shù)字驗證全新硬件平臺
　　
　　數(shù)據(jù)中心級全場景超大容量硬件仿真加速驗證平臺UniVista Hyperscale Emulator（簡稱“UVHP”）
　　
　　全新一代商用級、單系統(tǒng)先進原型驗證平臺PHINE DESIGN Advanced Solo Prototyping（簡稱“PD-AS”）
　　
　　?
　　
　　數(shù)字實現(xiàn)EDA工具：國產(chǎn)自主知識產(chǎn)權(quán)的可測性設(shè)計（DFT）全流程平臺UniVista Tespert
　　
　　高效缺陷診斷軟件工具UniVista Tespert DIAG
　　
　　高效的存儲單元內(nèi)建自測試軟件工具UniVista Tespert MBIST
　　
　　?
　　
　　PCB板級設(shè)計工具：新一代電子系統(tǒng)設(shè)計平臺UniVista Archer
　　
　　一體化PCB設(shè)計環(huán)境UniVista Archer PCB
　　
　　板級系統(tǒng)電路原理設(shè)計輸入環(huán)境UniVista Archer Schematic
　　
　　?
　　
　　全國產(chǎn)自主知識產(chǎn)權(quán)高速接口IP解決方案
　　
　　UniVista UCIe IP——突破互聯(lián)邊界、下一代Chiplet集成創(chuàng)新的全國產(chǎn)UCIe IP解決方案
　　
　　UniVista HBM3/E IP——拓展大算力新應(yīng)用、加速存算一體化的全國產(chǎn)HBM3/E IP解決方案
　　
　　UniVista DDR5 IP——突破數(shù)據(jù)訪問瓶頸、靈活適配多元應(yīng)用需求的全國產(chǎn)DDR5 IP解決方案
　　
　　UniVista LPDDR5 IP——大容量高速率低功耗的全國產(chǎn)LPDDR5 IP解決方案
　　
　　UniVista RDMA IP——助力智算萬卡互聯(lián)、200G和400G高性能的全國產(chǎn)RDMA IP解決方案
　　
　　合見工軟自成立以來一直以國際先進水平為目標，多產(chǎn)品線并行研發(fā)，在數(shù)字芯片EDA技術(shù)達到創(chuàng)新引領(lǐng)的同時，在技術(shù)更為領(lǐng)先、挑戰(zhàn)更復(fù)雜的數(shù)字芯片設(shè)計和驗證領(lǐng)域已有多項創(chuàng)新成果，填補了部分國產(chǎn)EDA工具關(guān)鍵點的技術(shù)空白，展現(xiàn)了合見工軟強大的研發(fā)實力和對客戶的支持能力。
　　
　　國產(chǎn)容量新高度
　　
　　全場景驗證硬件系統(tǒng)彰顯自主創(chuàng)新力
　　
　　AI智算、HPC超算、AD/ADAS智駕、5G、以及超大規(guī)模網(wǎng)絡(luò)等應(yīng)用領(lǐng)域，正推動芯片設(shè)計的規(guī)模、功能集成度和軟硬件系統(tǒng)級復(fù)雜度大幅提升。這對驗證工具的能力提出了更高要求，并帶來了多樣化場景驗證的挑戰(zhàn)。驗證工具除了必須為芯片設(shè)計開發(fā)提供更快速準確的編譯和更高效的調(diào)試能力，還必須具備更靈活、更統(tǒng)一的全場景驗證平臺。這不僅可提升故障糾錯效率和驗證吞吐量，還能降低大規(guī)模復(fù)雜芯片流片的風(fēng)險，并為軟硬件協(xié)同仿真驗證提供強大的數(shù)字孿生能力。
　　
　　合見工軟宣布推出數(shù)據(jù)中心級全場景超大容量硬件仿真加速驗證平臺UniVista Hyperscale Emulator（簡稱“UVHP”），為國產(chǎn)自研硬件仿真器中首臺可擴展至460億邏輯門設(shè)計的產(chǎn)品，并支持多系統(tǒng)進一步擴展，可大幅提升仿真驗證效率，縮短超大規(guī)模芯片的仿真驗證周期。超大容量硬件仿真加速平臺UVHP基于合見工軟自主研發(fā)的新一代專有硬件仿真架構(gòu)，采用先進的商用FPGA芯片、獨創(chuàng)的高效能RTL綜合工具UVSyn、智能化全自動編譯器，以及豐富的高低速接口和存儲模型方案，為超大規(guī)模ASIC/SOC的仿真驗證提供強大支持。
　　
　　合見工軟副總裁吳秋陽先生在演講中表示：“合見工軟從成立伊始，一步一個腳印，每年都會推出新一代的硬件驗證產(chǎn)品，此次最新推出的硬件仿真加速平臺UVHP，容量規(guī)模已經(jīng)兩年間的三代產(chǎn)品提升了兩個數(shù)量級。同時UVHP具有四大優(yōu)勢，包括自研的編譯設(shè)計方法學(xué)，可以大幅提升編譯效率、運行性能和迭代加速；高效準確的全波形調(diào)試技術(shù)；高效率運行時硬件管理，可以優(yōu)化硬件平臺使用效率，縮短運行時間；最后UVHP具有完備接口與存儲方案支持的數(shù)據(jù)中心計算模式，并可以與合見工軟混合虛擬原型方案結(jié)合，提供多用戶全場景功能驗證與開發(fā)，將設(shè)計周期進一步左移。”
　　
　　▲合見工軟副總裁吳秋陽
　　
　　合見工軟全新推出的硬件仿真加速驗證平臺UVHP，達成了國產(chǎn)自研硬件仿真加速平臺的能效和容量新高度。該平臺將硬件仿真系統(tǒng)的算力提升至數(shù)據(jù)中心級別，系統(tǒng)規(guī)模支持1.6億門到460億門可調(diào)，同時其性能可對標國際先進產(chǎn)品。全場景驗證模式包括純硬件環(huán)境、XTOR和Hybrid等多種方案，為芯片系統(tǒng)級軟硬件協(xié)同設(shè)計及驗證提供了強大的算力支撐。
　　
　　客戶評價
　　
　　燧原科技COO張亞林表示：
　　
　　“我們與合見工軟是長期的戰(zhàn)略合作伙伴。在我們之前的算力芯片項目中，合見工軟的UVHS雙模工具作為主要驗證平臺，憑借出色性能和全面的智算解決方案，大幅提升了我們AI軟件算法的開發(fā)效率，獲得工程團隊的一致好評。我們一直期望合見工軟推出更高集成度的大容量硬件加速器，如今UVHP平臺的問世，填補了國產(chǎn)商用硬件加速器在千片F(xiàn)PGA規(guī)模級別的空白。我們期待UVHP以及其配套虛擬平臺和hybrid方案在未來項目中的表現(xiàn)，會繼續(xù)與合見工軟攜手，共同推動國產(chǎn)算力平臺的發(fā)展。”
　　
　　國內(nèi)首發(fā)！
　　
　　創(chuàng)新商用級單系統(tǒng)先進原型驗證平臺
　　
　　FPGA原型驗證平臺能夠?qū)崿F(xiàn)更快的軟件運行速度，大幅縮短軟件運行時間和驗證迭代周期，同時也使得軟硬件協(xié)同數(shù)字孿生設(shè)計開發(fā)成為可能，助力加速芯片上市。隨著用戶設(shè)計的復(fù)雜度、靈活度等需求的挑戰(zhàn)不斷涌現(xiàn)，芯片驗證亟需更大規(guī)模且兼具靈活性、易用性及更高性能的單系統(tǒng)原型驗證平臺。
　　
　　合見工軟推出全新一代商用級、單系統(tǒng)先進原型驗證平臺PHINE DESIGN Advanced Solo Prototyping（簡稱“PD-AS”），搭載AMD新一代超大自適應(yīng)SoC——AMD Versal™ Premium VP1902 Adaptive SoC，采用先進工藝，整體設(shè)備性能提升兩倍以上，并配套靈活便捷的操作界面、豐富多種的接口方案，可覆蓋更大規(guī)模的芯片驗證場景，將廣泛應(yīng)用于5G-WIFI通訊、智算、AIoT、智能汽車、RF-導(dǎo)航、RSIC-V IP、VR/AR等行業(yè)領(lǐng)域。
　　
　　合見工軟副總裁陸嘉鋆先生在演講中介紹到：“從第一代產(chǎn)品不到500萬?的驗證規(guī)模，到今天最新一代近億?規(guī)模，PHINE DESIGN產(chǎn)品系列歷經(jīng)10多年5代產(chǎn)品的迭代，同時也?證了國產(chǎn)EDA原型驗證產(chǎn)品的發(fā)展歷程。全新一代PD-AS產(chǎn)品除了主芯片升級帶來的資源擴容和性能提升外，在調(diào)試和下載等客戶常用的功能方面也進行了全面升級和加強，從而提升了整體的驗證效率。” 同時，陸嘉鋆還介紹了多種PD-AS的典型應(yīng)用場景，包括ARM處理器、智算芯片和RISC-V設(shè)計的驗證解決方案，及助力小規(guī)模的推理計算類芯片的功能驗證場景，為客戶提供了更便捷的使用體驗。
　　
　　▲合見工軟副總裁陸嘉鋆
　　
　　合見工軟全新一代PD-AS原型驗證平臺，可用于SoC、IP等芯片驗證領(lǐng)域，適配各種驗證場景需求，縮減測試進程，加快芯片面市，平臺具有更大容量，等效邏輯門數(shù)約1億門，比起上一代產(chǎn)品擴大了兩倍以上；更快的速度及更豐富的接口擴展方案，覆蓋了盡可能多的應(yīng)用場景。
　　
　　客戶評價
　　
　　賽昉科技董事長兼CEO徐滔表示：
　　
　　“在開發(fā)和驗證過程中，效率至關(guān)重要。賽昉科技通過先進的設(shè)計環(huán)境，能夠快速定制符合客戶需求的CPU，而驗證和軟件驗證是確保質(zhì)量的關(guān)鍵環(huán)節(jié)?？蛻魧Ω哔|(zhì)量產(chǎn)品的期望，促使我們對所有RISC-V IP進行全面的驗證工作，包括功能驗證、回歸測試以及整個軟件棧的驗證。為此，我們借助合見工軟單系統(tǒng)先進原型驗證平臺PD-AS系列1902平臺和全場景驗證硬件系統(tǒng)UVHS開展這些任務(wù)。前者用于單核和雙核的開發(fā)，后者則適用于規(guī)模更大的四核以上系統(tǒng)。通過這些平臺，賽昉每天能夠執(zhí)行數(shù)萬億次周期，大大提升了開發(fā)過程中的驗證效率和問題識別速度。
　　
　　隨著產(chǎn)品復(fù)雜度和規(guī)模的不斷提升，合見工軟超大容量硬件仿真加速驗證平臺UVHP將持續(xù)支持賽昉未來的項目開發(fā)。UVHP卓越的性能和RTL調(diào)試能力，將幫助賽昉在更復(fù)雜的設(shè)計中實現(xiàn)快速驗證和調(diào)試，加速復(fù)雜RISC-V核心的開發(fā)流程。”
　　
　　助力半導(dǎo)體測試邁向新高度
　　
　　國產(chǎn)自研DFT全流程平臺
　　
　　為了滿足人工智能、數(shù)據(jù)中心、自動駕駛等場景對大算力的需求，芯片尺寸和規(guī)模越來越大，單芯片晶體管多達百億甚至千億級別。同時，高階工藝和先進封裝如Chiplet等技術(shù)的應(yīng)用，也大大增加了芯片的集成度與復(fù)雜度，設(shè)計與制造過程中芯片出現(xiàn)故障的幾率大幅提升，對芯片測試DFT解決方案也提出了更高的要求。需要快速精準地發(fā)現(xiàn)故障，修復(fù)或者避開故障從而提升良率。同時需要進一步提升測試覆蓋率，將一些測試流程左移，以減少缺陷逃逸率，避免增加成本或延誤產(chǎn)品上市時間。
　　
　　合見工軟宣布推出國產(chǎn)自主知識產(chǎn)權(quán)的可測性設(shè)計（DFT）全流程平臺UniVista Tespert。該平臺集成了一系列高效工具，包括最新推出的高效缺陷診斷軟件工具UniVista Tespert DIAG、高效的存儲單元內(nèi)建自測試軟件工具UniVista Tespert MBIST，以及合見工軟此前推出的測試向量自動生成工具UniVista Tespert ATPG。UniVista Tespert致力于為工程師提供更高效、更高質(zhì)量的完整芯片測試平臺化工具，滿足現(xiàn)代芯片設(shè)計復(fù)雜度和封裝技術(shù)挑戰(zhàn)，助力客戶提升產(chǎn)品質(zhì)量和市場競爭力。
　　
　　最新推出的UniVista Tespert DIAG是一款創(chuàng)新高效的缺陷診斷軟件工具，自主研發(fā)了高效準確的診斷引擎，采用新一代數(shù)據(jù)結(jié)構(gòu)，支持壓縮和非壓縮的測試向量診斷技術(shù)。其圖形化界面提供了缺陷全景對照，幫助工程師快速定位和解決系統(tǒng)性缺陷，大幅提升芯片測試效率，加速產(chǎn)品上市時間。
　　
　　同時推出的UniVista Tespert MBIST是一款先進存儲單元自測試工具，集成了先進的IJTAG接口協(xié)議，提供直觀易用的圖形界面，支持多種測試算法和靈活的設(shè)計規(guī)則檢查引擎。通過UVTespert Shell自動化平臺，它有效提高了測試設(shè)置的效率和可靠性，特別針對先進工藝如FinFET進行了優(yōu)化，為客戶提供了全面的存儲單元測試解決方案。
　　
　　客戶評價
　　
　　類比半導(dǎo)體高級總監(jiān)王海金表示：
　　
　　“我們與合見工軟是長期的戰(zhàn)略合作伙伴。在我們之前的算力芯片項目中，合見工軟的UVHS雙模工具作為主要驗證平臺，憑借出色性能和全面的智算解決方案，大幅提升了我們AI軟件算法的開發(fā)效率，獲得工程團隊的一致好評。我們一直期望合見工軟推出更高集成度的大容量硬件加速器，如今UVHP平臺的問世，填補了國產(chǎn)商用硬件加速器在千片F(xiàn)PGA規(guī)模級別的空白。我們期待UVHP以及其配套虛擬平臺和hybrid方案在未來項目中的表現(xiàn)，會繼續(xù)與合見工軟攜手，共同推動國產(chǎn)算力平臺的發(fā)展。”
　　
　　青芯半導(dǎo)體科技（上海）有限公司DFT技術(shù)總監(jiān)呂寅鵬表示：
　　
　　“合見工軟UniVista Tespert平臺為我們提供了強大的DFT工具，幫助我們應(yīng)對復(fù)雜芯片設(shè)計和測試的挑戰(zhàn)，提高了產(chǎn)品質(zhì)量和市場競爭力。我們在使用UniVista Tespert MBIST時，發(fā)現(xiàn)該工具對存儲單元的測試管理非常有力，為我們的芯片設(shè)計團隊提供了更多的設(shè)計自由度。我們相信這款工具能夠得到更多的廣泛應(yīng)用，為芯片制造業(yè)帶來更加精準、高效的解決方案。”
　　
　　合見工軟DFT研發(fā)首席架構(gòu)師唐華興表示：“UniVista Tespert為芯片設(shè)計和測試工程師大幅提升了便利性和效率。UniVista Tespert DIAG是創(chuàng)新自研的缺陷診斷與全景對照分析工具，以其創(chuàng)新技術(shù)和高效性能，為芯片缺陷診斷分析帶來了重大突破。UniVista Tespert MBIST的推出，提升了存儲單元測試的效率和準確性。我們相信，UniVista Tespert將助力芯片制造商在競爭激烈的市場中保持領(lǐng)先地位。隨著技術(shù)的不斷進步，UniVista Tespert將持續(xù)推進存儲單元自測試技術(shù)的創(chuàng)新和發(fā)展，為全球半導(dǎo)體行業(yè)帶來更多的價值。”
　　
　　UniVista Tespert是合見工軟更廣泛的數(shù)字實現(xiàn)EDA產(chǎn)品組合的重要產(chǎn)品之一，目前已經(jīng)實現(xiàn)了在汽車電子、高階工藝芯片等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署，應(yīng)用于超過50多個不同類型芯片測試。
　　
　　助力智算，IP先行
　　
　　完整IP集合打造大算力芯片強力引擎
　　
　　合見工軟宣布推出五款全新全國產(chǎn)自主知識產(chǎn)權(quán)高速接口IP解決方案，為用戶提供了創(chuàng)新、高可靠性、高性能的網(wǎng)絡(luò)IP、存儲IP及Chiplet接口IP解決方案，應(yīng)對智算時代所帶來的網(wǎng)絡(luò)互聯(lián)、先進封裝集成、高數(shù)據(jù)吞吐量等諸多挑戰(zhàn)。
　　
　　合見工軟副總裁劉矛表示：“在算力蓬勃發(fā)展的時代，算力芯片對于系統(tǒng)對于存儲和互聯(lián)的需求越來越旺盛，并對接口需求提出了更高的要求——可靠的傳輸，更高的帶寬，更低的延遲，更低的功耗和更復(fù)雜的應(yīng)用場景。從傳統(tǒng)的DDR5或LPDDR5，演進到HBM3更高的數(shù)據(jù)帶寬，除此之外，互聯(lián)方面也有很多的創(chuàng)新技術(shù)，包括芯片之間的互聯(lián)，以及跨板卡的大規(guī)模組網(wǎng)互聯(lián)。合見工軟可以為客戶提供可靠的先進接口IP整體解決方案，包括UCIE、PCIE 5、RDMA、HBM 3/E、DDR 5、LPDDR 5、以太網(wǎng)等IP產(chǎn)品。同時新的接口應(yīng)用對于封裝技術(shù)和 SIPI也帶來全新的挑戰(zhàn)，合見工軟也從實際項目中積累了豐富的封裝設(shè)計經(jīng)驗，幫助客戶解決在面對新的應(yīng)用場景和封裝形式時在接口實現(xiàn)和使用上的一系列挑戰(zhàn)。”
　　
　　▲合見工軟副總裁劉矛展示UCIe測試芯片
　　
　　其速度可達24Gbps
　　
　　?
　　
　　UniVista UCIe IP——突破互聯(lián)邊界、下一代Chiplet集成創(chuàng)新的全國產(chǎn)UCIe IP解決方案
　　
　　隨著各類前沿高性能應(yīng)用對算力、內(nèi)存容量、存儲速度和高效互連的需求持續(xù)攀升，傳統(tǒng)大芯片架構(gòu)的設(shè)計和能力越來越難以及時滿足這些需求。Chiplet集成技術(shù)的出現(xiàn)開辟了一條切實可行的路徑，使得各個廠商能夠在芯片性能、成本控制、能耗降低和設(shè)計復(fù)雜性等方面實現(xiàn)新的突破。
　　
　　作為Chiplet集成的關(guān)鍵標準之一，UCIe以開放、靈活、高性能的設(shè)計框架為核心，實現(xiàn)了采用不同工藝和制程的芯粒之間的無縫互連和互通。通過統(tǒng)一的接口和協(xié)議，UCIe可大幅降低同構(gòu)和異構(gòu)芯粒集成的設(shè)計復(fù)雜度，使設(shè)計人員能夠更加專注于各個芯粒的功能實現(xiàn)和優(yōu)化，從而加速產(chǎn)品開發(fā)進程。
　　
　　UniVista UCIe IP產(chǎn)品已在智算、自動駕駛、AI等領(lǐng)域的知名客戶的實際項目中得到廣泛應(yīng)用和驗證，在真實場景中展現(xiàn)出卓越的性能表現(xiàn)和穩(wěn)定可靠的品質(zhì)。合見工軟UCIe IP先進制程測試芯片現(xiàn)已成功流片，成為IP領(lǐng)域第二個經(jīng)由硬件驗證過的先進制程UCIe IP產(chǎn)品。
　　
　　隨著智能計算領(lǐng)域的高速發(fā)展，數(shù)據(jù)中心已逐步升級為智算中心，其中高性能計算芯片也已從CPU/DPU過渡到AI/GPU等大算力芯片。為了充分發(fā)揮大算力芯片的性能，大容量、高帶寬、高速率、低功耗的內(nèi)存解決方案成為了重要的發(fā)展方向。在大算力場景下，內(nèi)存容量或帶寬的限制會導(dǎo)致訪存時延高、效率低，嚴重制約算力芯片性能的發(fā)揮。此外，隨著數(shù)據(jù)傳輸速率的持續(xù)提升，芯片不僅需要保證高數(shù)據(jù)吞吐量，同時還必須兼顧低功耗，這已成為架構(gòu)設(shè)計的關(guān)鍵重點關(guān)注點之一。
　　
　　為保障芯片的高性能、低功耗，應(yīng)對AI、ML、HPC等應(yīng)用場景的發(fā)展，合見工軟推出全國產(chǎn)Memory接口解決方案，包括：
　　
　　?
　　
　　UniVista HBM3/E IP——拓展大算力新應(yīng)用、加速存算一體化的全國產(chǎn)HBM3/E IP解決方案
　　
　　UniVista HBM3/E IP包括HBM3/E內(nèi)存控制器、物理層接口（PHY）和驗證平臺，采用低功耗接口和創(chuàng)新的時鐘架構(gòu)，實現(xiàn)了更高的總體吞吐量和更優(yōu)的每瓦帶寬效率，可幫助芯片設(shè)計人員實現(xiàn)超小PHY面積的同時支持最高9.6 Gbps的數(shù)據(jù)速率，解決各類前沿應(yīng)用對數(shù)據(jù)吞吐量和訪問延遲要求嚴苛的場景需求問題，可廣泛應(yīng)用于以AI/機器學(xué)習(xí)應(yīng)用為代表的數(shù)據(jù)與計算密集型SoC等多類芯片設(shè)計中，已實現(xiàn)在AI/ML、數(shù)據(jù)中心和HPC等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
　　
　　?
　　
　　UniVista DDR5 IP——突破數(shù)據(jù)訪問瓶頸、靈活適配多元應(yīng)用需求的全國產(chǎn)DDR5 IP解決方案
　　
　　UniVista DDR5 IP包括DDR5內(nèi)存控制器、物理層接口（PHY）和驗證平臺，采用先進的設(shè)計架構(gòu)和優(yōu)化技術(shù)，經(jīng)過嚴苛的實際應(yīng)用場景驗證和深度評估，可幫助芯片設(shè)計人員實現(xiàn)高達8800 Mbps的數(shù)據(jù)傳輸速率，支持單個最高64 Gb容量的內(nèi)存顆粒，256 GB容量的DIMM并集成ECC功能，解決企業(yè)級服務(wù)器、云計算、大數(shù)據(jù)等應(yīng)用領(lǐng)域?qū)Ω呖煽啃?、高密度和低延遲內(nèi)存方案的場景需求問題，可廣泛應(yīng)用于數(shù)據(jù)中心/服務(wù)器、高端消費電子SoC 等多類芯片設(shè)計中，已實現(xiàn)在云服務(wù)、消費電子、服務(wù)器/工作站等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
　　
　　?
　　
　　UniVista LPDDR5 IP——大容量、高速率、低功耗的全國產(chǎn)LPDDR5 IP解決方案
　　
　　UniVista LPDDR5 IP包括LPDDR5內(nèi)存控制器、物理層接口（PHY）和驗證平臺，采用優(yōu)化的設(shè)計架構(gòu)，經(jīng)過多種實際應(yīng)用場景驗證和評估，可幫助芯片設(shè)計人員實現(xiàn)高達8533 Mbps的數(shù)據(jù)傳輸速率，支持單個最高32 Gb容量的內(nèi)存顆粒，并集成ECC功能，解決移動設(shè)備、IoT、汽車電子等應(yīng)用領(lǐng)域?qū)Ω咝阅?、低功耗和小尺寸?nèi)存方案的場景需求問題，可廣泛應(yīng)用于移動設(shè)備、IoT和汽車電子SoC等多類芯片設(shè)計中，已實現(xiàn)在移動設(shè)備和IoT等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
　　
　　AI大模型時代，算力集群進行的分布式訓(xùn)練，節(jié)點間的通信消耗巨大，這使得通信網(wǎng)絡(luò)成為了制約大模型訓(xùn)練效率的關(guān)鍵因素。除了訓(xùn)練芯片，推理芯片比以往需要更大規(guī)模的組網(wǎng)完成更大token的運算。組網(wǎng)規(guī)模、網(wǎng)絡(luò)性能和可靠性等方面正在成為制約算力集群效率的突出問題。越來越多的芯片正通過基于以太網(wǎng)交換機的RoCEv2網(wǎng)絡(luò)實現(xiàn)超大規(guī)模組網(wǎng)方案。為了保證大算力芯片能擁有完善的網(wǎng)絡(luò)性能，在設(shè)計和驗證網(wǎng)絡(luò)功能上給眾多AI芯片公司提出了新的挑戰(zhàn)。
　　
　　合見工軟全新推出高帶寬、低延遲、高可靠性的智算網(wǎng)絡(luò)IP解決方案UniVista RDMA IP，助力智算萬卡集群，主要功能包括支持200G、400G帶寬的完整RoCEv2傳輸層、網(wǎng)絡(luò)層、鏈路層、物理編碼層，可幫助芯片設(shè)計人員實現(xiàn)快速的RDMA功能集成，解決智算芯片的高帶寬需求問題，可廣泛應(yīng)用于AI、GPU、DPU等多類芯片設(shè)計中，相比于傳統(tǒng)25G/50G RDMA互聯(lián)方案，性能更領(lǐng)先，已實現(xiàn)在AI和GPU等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
　　
　　合見工軟副總裁楊凱在演講中介紹道：“現(xiàn)在智算芯片上越來越多的應(yīng)用需要在萬卡甚至十萬卡規(guī)模下進行組網(wǎng)計算，在智算互連網(wǎng)絡(luò)當(dāng)中，需要不同類型的網(wǎng)絡(luò)來支持不同類型的業(yè)務(wù)運行。合見工軟針對推理和訓(xùn)練用的智算芯片組網(wǎng)，推出了一套完整的解決方案，包括PAXI Core，可支持內(nèi)存語義的Chip-to-Chip互聯(lián)協(xié)議層；RDMA Core，支持RoCEv2協(xié)議，QP數(shù)量可配置，支持重傳和多種標準操作；以及成熟的以太網(wǎng)控制器，包括物理層和鏈路層IP，和額外的L1/L2 Retry功能。上述IP組合支持智算芯片靈活的組網(wǎng)方案，并已在國內(nèi)一線 GPU 和 AI 芯片廠商得到選用。”
　　
　　▲合見工軟副總裁楊凱
　　
　　?
　　
　　UniVista RDMA IP——助力智算萬卡互聯(lián)、200G和400G高性能的全國產(chǎn)RDMA IP解決方案。UniVista RDMA IP的四大優(yōu)勢包括：
　　
　　更高的帶寬利用率：支持超頻點應(yīng)用，比標準以太網(wǎng)提供多10%的帶寬；支持靈活支持可配置報文頭，包括可配置前導(dǎo)碼、IPG、MAC幀頭；支持超長報文，報文長度最高可達32K bytes。
　　
　　更高的可靠性：支持RDMA的傳輸層的端到端重傳，重傳完成時間達到10us量級；提供基于以太網(wǎng)MAC層的端到端重傳，重傳完成時間達到us量級；支持以太網(wǎng)PHY層的點到點重傳，重傳完成時間達到100ns量級。
　　
　　更靈活的組網(wǎng)方式：支持基于以太網(wǎng)PHY層協(xié)議的點到點直連；支持以太網(wǎng)PHY配置1拆2、1拆4，靈活支持8卡、16卡、32卡全互聯(lián)；RDMA QP數(shù)量，WQE數(shù)量可配置，與直連協(xié)議可切換。
　　
　　更低的延遲：優(yōu)化FEC低延遲模式，在已有的RS272算法上進一步降低FEC的解碼延遲；提供PAXI直連模式，通過以太網(wǎng)物理層實現(xiàn)C2C連接，降低延遲；簡化UDP/IP以及MAC層協(xié)議，提供簡化包頭模式。
　　
　　合見工軟的高速接口IP解決方案已實現(xiàn)了國產(chǎn)化技術(shù)突破，引領(lǐng)智算、HPC、通信、自動駕駛、工業(yè)物聯(lián)網(wǎng)等領(lǐng)域大算力芯片的性能突破及爆發(fā)式發(fā)展。
　　
　　解決高速、多層PCB設(shè)計挑戰(zhàn)
　　
　　國產(chǎn)首款高端大規(guī)模PCB設(shè)計平臺
　　
　　隨著電子系統(tǒng)技術(shù)的不斷發(fā)展，產(chǎn)品的核心功能極大程度地依賴于高性能大規(guī)模集成電路實現(xiàn)，大規(guī)模、高性能集成電路的廣泛應(yīng)用，將電子系統(tǒng)的信號種類、數(shù)量、系統(tǒng)互連關(guān)系變得異常復(fù)雜。要實現(xiàn)復(fù)雜系統(tǒng)的精確描述，以確保電子系統(tǒng)設(shè)計的正確性與可靠性，對PCB及原理圖設(shè)計方法與流程的更新?lián)Q代提出了更嚴苛的要求，大規(guī)模、小型化、高密度、高速率已經(jīng)成為板級系統(tǒng)的重要發(fā)展趨勢。UniVista Archer平臺是首款國產(chǎn)自主自研的高性能大規(guī)模PCB和原理圖設(shè)計工具，可支持超大規(guī)模復(fù)雜PCB設(shè)計，能夠?qū)崿F(xiàn)更高密度的布局布線，并保障更快的軟件運行速度，助力更智能化電子系統(tǒng)產(chǎn)品的發(fā)展。
　　
　　合見工軟宣布推出新一代電子系統(tǒng)設(shè)計平臺UniVista Archer，作為自主知識產(chǎn)權(quán)的國產(chǎn)首款高端大規(guī)模PCB設(shè)計平臺，滿足日益復(fù)雜的電子系統(tǒng)設(shè)計需求，解決高速、多層PCB設(shè)計中帶來的設(shè)計與仿真挑戰(zhàn)，為電子系統(tǒng)和PCB板級設(shè)計工程師帶來更高的性能與可靠性，并支持客戶歷史設(shè)計數(shù)據(jù)導(dǎo)入，易學(xué)易用。UniVista Archer平臺包括一體化PCB設(shè)計環(huán)境UniVista Archer PCB和板級系統(tǒng)電路原理設(shè)計輸入環(huán)境UniVista Archer Schematic兩款產(chǎn)品，采用全新的先進數(shù)據(jù)架構(gòu)，部分產(chǎn)品性能大幅提升，精準洞察用戶的需求習(xí)慣，大幅提升用戶體驗，滿足用戶的復(fù)雜功能需求，為現(xiàn)代復(fù)雜電子系統(tǒng)提供一體化的智能設(shè)計環(huán)境。
　　
　　合見工軟系統(tǒng)級EDA市場產(chǎn)品總監(jiān)戴維在發(fā)布會演講中表示：“UniVista Archer平臺歷經(jīng)三年研發(fā)，深度融合創(chuàng)新的底層架構(gòu)，自主研發(fā)了完整的PCB板級設(shè)計工具，并已經(jīng)過多家行業(yè)頭部客戶的嚴格測試，UniVista Archer系列在各類產(chǎn)品及多樣化的設(shè)計場景中均表現(xiàn)出色。同時，合見工軟系統(tǒng)級解決方案，能夠助力智算相關(guān)的產(chǎn)品設(shè)計。智算領(lǐng)域的板卡、服務(wù)器主板、子板、相關(guān)的網(wǎng)關(guān)、交換機等網(wǎng)絡(luò)設(shè)備的PCB設(shè)計，都可以應(yīng)用UniVista Archer系列PCB和原理圖實現(xiàn)，在保證質(zhì)量的前提下讓用戶有更好的體驗。”
　　
　　▲合見工軟系統(tǒng)級EDA市場產(chǎn)品總監(jiān)戴維
　　
　　客戶評價
　　
　　華勤通訊技術(shù)有限公司高級副總裁吳振海表示：
　　
　　“合見工軟UniVista Archer PCB 、UniVista Archer Schematic產(chǎn)品在我們多個產(chǎn)品線進行了設(shè)計、驗證。在使用合見工軟的工具設(shè)計周期中，設(shè)計數(shù)據(jù)精準，符合我們公司的設(shè)計要求。另外合見工軟的PCB工具支持導(dǎo)入行業(yè)內(nèi)主流的PCB設(shè)計數(shù)據(jù)，其導(dǎo)入數(shù)據(jù)的完整性和還原度也非常優(yōu)秀。除了產(chǎn)品本身，合見工軟技術(shù)團隊的支持力度和響應(yīng)速度，讓我們充分感受到EDA工具本土化的優(yōu)勢。”
　　
　　合見工軟現(xiàn)可提供覆蓋“元器件庫+數(shù)據(jù)管理+流程管理+設(shè)計工具”的電子系統(tǒng)級EDA的全流程解決方案。在系統(tǒng)級EDA工具的高端市場上，全面展示了合見工軟公司產(chǎn)品的競爭優(yōu)勢。
　　
　　　　
　　關(guān)于合見工軟
　　
　　上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計自動化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導(dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。