【ZiDongHua 之設(shè)計自動化收錄關(guān)鍵詞： 楷登 AI 人工智能 機(jī)器學(xué)習(xí) 驅(qū)動電子】
　　
　　利用基于 AI 的優(yōu)化技術(shù)破譯高速信號優(yōu)化難題
　　
　　本文翻譯轉(zhuǎn)載于：Cadence blog
　　
　　作者：Reela
　　
　　在動態(tài)系統(tǒng)設(shè)計領(lǐng)域，確保信號毫發(fā)無損地到達(dá)接收端只是冰山一角。伴隨著封裝密度的提升、更高的 PCB 走線密度和工作頻率，系統(tǒng)設(shè)計的復(fù)雜性要求我們統(tǒng)籌考慮電氣、機(jī)械、電磁和熱動力效應(yīng)。實(shí)現(xiàn)這一目標(biāo)需要人類創(chuàng)造力與計算能力的結(jié)合，消除阻礙不同領(lǐng)域?qū)＜液献鞯募軜?gòu)孤島。為了滿足這些需求，系統(tǒng)級優(yōu)化已經(jīng)成為必要條件而不是錦上添花。
　　
　　傳統(tǒng)的手工方法包括構(gòu)建模型、測試、制作原型、優(yōu)化并最終加工生產(chǎn)，局限性非常明顯。這種方法極度依賴工程師的直覺進(jìn)行優(yōu)化，原型建立后，需要進(jìn)行仿真以評估與設(shè)計目標(biāo)的一致性。然而隨著電子設(shè)計不斷追求更強(qiáng)的性能，復(fù)雜性和緊湊度都在提高，僅依靠直覺已無法應(yīng)對優(yōu)化設(shè)計帶來的挑戰(zhàn)，因此我們需要更加先進(jìn)的優(yōu)化方法來應(yīng)對日益復(fù)雜的現(xiàn)代化設(shè)計。
　　
　　基于 AI 的優(yōu)化
　　
　　
　　
　　Cadence 推出了 Optimality 智能系統(tǒng)優(yōu)化器，這是一種利用人工智能技術(shù)幫助設(shè)計師應(yīng)對現(xiàn)代設(shè)計挑戰(zhàn)的新型優(yōu)化技術(shù)。這項(xiàng)技術(shù)提供了多學(xué)科設(shè)計分析優(yōu)化（MDAO）能力，可以執(zhí)行從 IC 到封裝再到板級的無縫系統(tǒng)級優(yōu)化。將多物理場分析工具與 Optimality 資源優(yōu)化器集成，可確保設(shè)計滿足預(yù)期指標(biāo)。自動化的流程大幅加速了優(yōu)化過程，從而幫助工程師和設(shè)計師更容易、更高效地實(shí)現(xiàn)目標(biāo)。
　　
　　Optimality Explorer 工作流程讓用戶設(shè)定輸入?yún)?shù)和系統(tǒng)優(yōu)化目標(biāo)，并采用多物理場分析工具進(jìn)行模擬。它使優(yōu)化過程自動化并生成優(yōu)化的設(shè)計和最終曲線。用戶可以優(yōu)化回波損耗、插入損耗、串?dāng)_隔離度等參數(shù)以及眼圖、抖動和 BER 等系統(tǒng)標(biāo)準(zhǔn)。為了保證優(yōu)化效率，設(shè)計人員必須預(yù)先考慮設(shè)計的幾何參數(shù)變量，如線寬、間距、長度、疊層、焊盤尺寸、反墊片幾何形狀、鉆頭尺寸和通孔的殘樁長度。創(chuàng)建模型時，還必須考慮 PVT 角、端接電阻（ODT）、抖動均衡等參數(shù)。
　　
　　Optimality Explorer 旨在幫助設(shè)計人員完成無縫的、無用戶干預(yù)的設(shè)計優(yōu)化。其算法可以讓優(yōu)化過程自動化，確保流暢和友好的用戶體驗(yàn)。僅需不到 500 次迭代即可完成優(yōu)化，實(shí)現(xiàn)了比傳統(tǒng)方法更快的收斂速度，被稱為設(shè)計領(lǐng)域 AI 驅(qū)動的多學(xué)科分析和優(yōu)化工具。
　　
　　優(yōu)化時需要注意的參數(shù)和考量
　　
　　例如，系統(tǒng)信道由發(fā)射器、接收器、PCB 互連、封裝和載板組成。這些組件被抽象表述為發(fā)射器-接收器的 IBIS-AMI 模型，以及收發(fā)器件之間由布線和通孔構(gòu)成的通道模型。
　　
　　
　　
　　為了確保最佳信道性能，需考慮各種幾何變量，如線寬、間距、長度、布線疊層、焊盤大小、反焊盤幾何形狀、鉆頭大小和通孔的殘樁長度。創(chuàng)建模型時，還應(yīng)考慮 PVT 角、端接電阻（ODT）和抖動均衡等參數(shù)。
　　
　　優(yōu)化過程中，指定需要優(yōu)化的設(shè)計參數(shù)和預(yù)期的優(yōu)化目標(biāo)。同時，創(chuàng)建額外的替代模型對這些參數(shù)的有效優(yōu)化也極為重要。
 
　　Optimality Explorer 利用隨機(jī)搜索生成的初始數(shù)據(jù)集構(gòu)建并訓(xùn)練機(jī)器學(xué)習(xí)模型。它不斷地分析模擬參數(shù)、更新設(shè)計變量、計算目標(biāo)函數(shù)和約束條件，直到達(dá)成終止收斂的標(biāo)準(zhǔn)。
 
　　Optimality Explorer 旨在幫助設(shè)計人員簡化優(yōu)化過程，特別適用于需要同時優(yōu)化多種可調(diào)參數(shù)的場景。它的算法可以實(shí)現(xiàn)優(yōu)化過程自動化，無需用戶干預(yù)，易于使用。
　　
　　與需要超過 2500 次迭代才能得到可接受結(jié)果的傳統(tǒng)方法相比，Optimality Explorer 可以用不到 500 次迭代就得到最終結(jié)果，實(shí)現(xiàn)更快的收斂速度。
　　
　　利用 Optimality Explorer 實(shí)現(xiàn)效率提升
　　
　　在復(fù)雜的電路布局中，只使用單一的布線和通孔是遠(yuǎn)遠(yuǎn)不夠的。因?yàn)槊總€組件都會影響其他組件的行為，需要構(gòu)建所有組件的組合才能設(shè)計出完整的互連模型。
　　
　　兩個交叉排線平面的差分對
　　
　　Optimality Explorer 可以高效、準(zhǔn)確地模擬并優(yōu)化復(fù)雜的 3D 布局，它包括可用于 PC 電腦的場求解器，可以處理通常被認(rèn)為極具挑戰(zhàn)性的各種場景。例如，它可以在差分對設(shè)計中最大化交叉排線，實(shí)現(xiàn)更好的結(jié)果。Optimality Explorer 還可以減少窮舉法掃描所需的模擬次數(shù)，更快地達(dá)到目標(biāo)。
　　
　　Optimality Explorer 可以優(yōu)化布局前和布局后的設(shè)計。例如，僅需 46 次模擬就實(shí)現(xiàn)了射頻功率分配器的優(yōu)化目標(biāo)，而相比之下，窮舉掃描則需要超過 300 萬次模擬。Optimality Explorer 也可以被用于處理多參數(shù)設(shè)計，例如僅需 71 次迭代即完成對擁有 16 個參數(shù)的微帶貼片天線的優(yōu)化。
　　
　　未來視野：Optimality 平臺的擴(kuò)展
　　
　　Optimality Explorer 工具的開發(fā)團(tuán)隊(duì)目前正致力于將該平臺擴(kuò)展到熱動力學(xué)和流體動力學(xué)領(lǐng)域，涉及到將用于熱分析的 Celsius 3D 求解器和用于流體動力學(xué)的 CFD 相結(jié)合。此外，電氣約束將集成到現(xiàn)有的 Allegro X 設(shè)計平臺約束管理器中，為用戶提供更全面的解決方案。開發(fā)團(tuán)隊(duì)將持續(xù)提供這些改進(jìn)的更新。
　　
　　驅(qū)動電子系統(tǒng)的多物理分析
 
　　破譯現(xiàn)代系統(tǒng)高速信號優(yōu)化難題是一項(xiàng)多維度的挑戰(zhàn)。Optimality Explorer 突破了傳統(tǒng)人工密集型優(yōu)化過程的局限性，用 AI 驅(qū)動的技術(shù)取代了傳統(tǒng)的設(shè)計-測試-改進(jìn)循環(huán)的交互流程，從而生成最優(yōu)的系統(tǒng)設(shè)計解決方案。Optimality Explorer 將像燈塔一樣引導(dǎo)設(shè)計人員穿過復(fù)雜迷霧，利用自動化提高效率，走向通往綜合設(shè)計解決方案的未來之路。
　　
　　關(guān)于 Cadence
　　
　　Cadence 是電子系統(tǒng)設(shè)計領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計算軟件專業(yè)積累?；诠镜闹悄芟到y(tǒng)設(shè)計戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計算、5G 通訊、汽車、移動設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)十年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網(wǎng)站 www.cadence.com。
　　
　　© 2024 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊商標(biāo)。所有其他標(biāo)識均為其各自所有者的資產(chǎn)。