【ZiDongHua 之設(shè)計(jì)自動(dòng)化收錄關(guān)鍵詞： EDA 芯來科技 西門子EDA 西門子 RISC-V 追蹤編碼器 編碼器】
　　
　　芯來科技攜手西門子EDA，推進(jìn)RISC-V CPU Trace完整解決方案
　　
　　近日，西門子EDA與芯來科技宣布達(dá)成戰(zhàn)略合作：西門子EDA的Tessent™ Enhanced Trace Encoder增強(qiáng)型追蹤編碼器解決方案已全面支持芯來RISC-V處理器內(nèi)核，該解決方案將為選擇芯來科技RISC-V CPU IP的客戶提供一種實(shí)時(shí)監(jiān)控CPU程序執(zhí)行的機(jī)制。它將在SoC層面對(duì)程序執(zhí)行（指令跟蹤）以及可選的加載和存儲(chǔ)指令中的數(shù)據(jù)（數(shù)據(jù)跟蹤）進(jìn)行編碼，以高度壓縮的格式輸出跟蹤，使用戶在復(fù)雜的異構(gòu)設(shè)計(jì)中顯著提高生產(chǎn)效率。
　　
　　Tessent Enhanced Trace Encoder增強(qiáng)型追蹤編碼器解決方案是西門子EDA的Tessent Embedded Analytics嵌入式分析產(chǎn)品線成員產(chǎn)品。通過這一聯(lián)合解決方案，開發(fā)人員可以有效地追蹤和調(diào)試芯片和軟件之間的問題，并能準(zhǔn)確了解基于芯來RISC-V CPU IP的實(shí)時(shí)運(yùn)行狀態(tài)。Tessent Enhanced Trace Encoder增強(qiáng)型追蹤編碼器完全滿足RISC-V基金會(huì)調(diào)試和追蹤工作組（Debug and Trace Working Group）制定的標(biāo)準(zhǔn)規(guī)范，同時(shí)還支持自定義指令的調(diào)試跟蹤，為用戶提供了一個(gè)更為高效的調(diào)試工具環(huán)境，在復(fù)雜系統(tǒng)的開發(fā)中能夠顯著提升的研發(fā)效率。
　　
　　
　　芯來科技擁有豐富的RISC-V CPU IP矩陣，覆蓋從低功耗到高性能的各種應(yīng)用需求，遍及5G通信、工業(yè)控制、人工智能、汽車電子、物聯(lián)網(wǎng)、存儲(chǔ)、MCU、網(wǎng)絡(luò)安全等多個(gè)領(lǐng)域。芯來科技的RISC-V CPU IP具有高度可配置性，用戶可以在上百個(gè)選項(xiàng)中根據(jù)實(shí)際需求選擇最貼近下游應(yīng)用的配置，并實(shí)現(xiàn)最大程度的優(yōu)化。此次合作整合了RISC-V處理器IP集成和調(diào)試追蹤工具，更進(jìn)一步提高了客戶芯片研發(fā)的效率。
　　
　　芯來科技CEO彭劍英表示：芯來科技的RISC-V CPU IP具有業(yè)界最高的質(zhì)量控制標(biāo)準(zhǔn)。為了提升用戶的使用體驗(yàn)和優(yōu)化客戶SoC設(shè)計(jì)中的調(diào)試方案，我們需要一個(gè)像Tessent Enhanced Trace Encoder增強(qiáng)型追蹤編碼器這樣的優(yōu)質(zhì)工具協(xié)助我們的下游客戶進(jìn)行開發(fā)工作，該工具的引入將能為我們的客戶提供更為高效的調(diào)試和跟蹤方案。”
　　
　　“Tessent Embedded Analytics嵌入式分析工具可實(shí)現(xiàn)全系統(tǒng)實(shí)時(shí)調(diào)試和部署后的分析，從而幫助使用者產(chǎn)出高質(zhì)量的、創(chuàng)新的產(chǎn)品，并將其快速推向市場(chǎng)。”西門子EDA Tessent部門副總裁兼總經(jīng)理Ankur Gupta說道，“芯來科技作為中國(guó)大陸領(lǐng)先的RISC-V解決方案提供商，服務(wù)了大量的芯片客戶，我們很高興能夠與其成為合作伙伴關(guān)系共同支持目標(biāo)客戶的芯片研發(fā)。” 
　　
　　芯來科技與西門子EDA此次合作的達(dá)成，將極大的提升RISC-V CPU IP的客戶的研發(fā)效率，對(duì)RISC-V生態(tài)建設(shè)起到積極的推進(jìn)作用。