【ZiDongHua 之品牌自定位收錄關鍵詞：合見工軟  EDA 電子設計自動化 集成電路 】
　　
　　合見工軟與開源芯片研究院深化戰(zhàn)略技術合作，賦能“香山”高性能開源RISC-V處理器大型系統(tǒng)構建
　　
　　2024年8月21日——上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）與北京開源芯片研究院（簡稱“開芯院”）就“香山”高性能開源RISC-V處理器項目深化戰(zhàn)略技術合作，應用合見工軟商用級全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（簡稱“UVHS”）, 提升“香山”高性能開源RISC-V處理器的開發(fā)和驗證效率，推動創(chuàng)新并加快下一代產品技術的上市時間。
 
　　
　　“香山”高性能開源RISC-V處理器由北京開源芯片研究院開發(fā)，迅速成為RISC-V生態(tài)社區(qū)的創(chuàng)新引領者。香山項目旨在推動中國高性能開源處理器的發(fā)展，借助RISC-V指令集架構（ISA），香山已開發(fā)了三代處理器，并在RISC-V社區(qū)內獲得了廣泛認可和尊重。其創(chuàng)新設計和高性能表現(xiàn)使其成為高性能RISC-V實現(xiàn)的參考設計，在多個國際頂級峰會上獲得多項榮譽。
　　
　　合見工軟與開芯院緊密合作，在第二代“南湖”及第三代”昆明湖”處理器開發(fā)和軟件生態(tài)系統(tǒng)優(yōu)化中，成功應用了合見工軟的全場景驗證硬件系統(tǒng)UVHS，顯著提升了開發(fā)效率。
　　
　　?自動分割技術和時鐘轉換技術簡化平臺移植成本：“香山”處理器的靈活擴展性需要將大的多核設計能夠分割到多片F(xiàn)PGA上。UVHS的自動分割技術將整個過程完全自動化，同時其強大的時鐘轉換引擎可自動處理設計內多路異步時鐘，大幅簡化了工程師的手動工作，更容易將ASIC風格的RISC-V RTL代碼快速遷移到FPGA平臺，“香山”的雙核RTL代碼導入時僅用不到一周時間即實現(xiàn)了UVHS上的Linux OS啟動。
　　
　　?高運行性能顯著縮短軟件運行時間：基于Xilinx新型FPGA平臺，UVHS系統(tǒng)全局時序驅動的智能自動分割技術可以將運行性能推至更高，從而得以以更高的效率來優(yōu)化軟件開發(fā)的項目周期。
　　
　　?豐富的調試手段：UVHS系統(tǒng)支持UHD無限深度波形調試、觸發(fā)、異步寄存器讀回等功能，類似仿真方式的波形調試功能，顯著提高了調試效率和問題定位能力。DDR及SRAM后門訪問也較大程度增加用戶調試的便利性。
　　
　　同時，UVHS大系統(tǒng)級聯(lián)最多可以級聯(lián)上百億邏輯門的規(guī)模。目前已經在多家商用客戶處成功部署，實現(xiàn)了最大160片VU19P FPGA的級聯(lián)，滿足HPC超大系統(tǒng)規(guī)模驗證的需求，對香山未來的RISC-V大型系統(tǒng)擴展可提供可靠的技術支撐。
　　
　　另一方面， UVHS配備了豐富的高速接口和存儲模型方案，支持PCIe Gen5、MIPI CSI2/DSI2、Ethernet 1G-800G等多種速率適配器方案，以及DDR5、DDR4、LPDDR5、LPDDR4、HBM3等存儲模型，能幫助RISC-V生態(tài)的用戶快速搭建完整的驗證場景。
　　
　　合見工軟公司副總裁吳曉忠表示：“香山處理器在推動RISC-V生態(tài)系統(tǒng)發(fā)展方面做出了重要的創(chuàng)新貢獻。我們非常自豪能通過UVHS硬件加速平臺支持開芯院，幫助他們加速項目開發(fā)并提升設計穩(wěn)定性。UVHS是一款創(chuàng)新的高性能、大容量全場景驗證硬件加速平臺，專為應對當今復雜多樣的SoC軟硬件驗證任務而設計?；谖覀冊诙嗉铱蛻舸笮酒椖恐械某晒Σ渴鸾涷灒覀兤诖^續(xù)助力香山處理器在大系統(tǒng)設計開發(fā)上更加高效地實現(xiàn)項目收斂，同時與香山共同為RISC-V生態(tài)系統(tǒng)貢獻生產力工具。”
　　
　　未來方向和創(chuàng)新
　　
　　合見工軟與開芯院“香山”項目的合作標志著RISC-V生態(tài)系統(tǒng)中的一個重要里程碑。通過結合“香山”創(chuàng)新處理器設計與合見工軟的先進驗證技術，可以加速高性能開源RISC-V處理器的開發(fā)。同時，合見工軟與開芯院的合作也將進一步推動RISC-V生態(tài)系統(tǒng)中的創(chuàng)新：
　　
　　多核大型處理器驗證
　　
　　隨著RISC-V處理器的多核規(guī)模和復雜性的增加，多個核心之間的交互和一致性問題變得更加復雜，包括內存一致性和緩存一致性等問題。驗證工具和方法需要能夠同步執(zhí)行多個核心的操作，并對比預期結果，以確保多核系統(tǒng)在各種情況下的正確性和性能。合見工軟將進一步與開芯院在此方面保持深入技術合作。
　　
　　CPU調試工具
　　
　　隨著“香山”推動RISC-V性能的極限，設計驗證的復雜性呈指數(shù)級增長。確保高級功能（如亂序執(zhí)行、推測執(zhí)行和復雜緩存層次結構）的正確性需要復雜的驗證方法和工具。通用便捷的處理器調試工具，可以對從單核到多核系統(tǒng)的所有階段進行全面的分析、優(yōu)化和驗證，也可以推動整個生態(tài)的技術與效率革新。依靠其它CPU生態(tài)領域開發(fā)的經驗，合見工軟會在RISC-V領域與開芯院探索開發(fā)新的工具。
　　
　　性能測試及優(yōu)化
　　
　　為了實現(xiàn)行業(yè)競爭力的性能水平，必須不斷優(yōu)化處理器的微架構、總線架構和存儲性能。整個過程需要在各種工作負載和使用場景下進行廣泛的測試和驗證，以確保處理器系統(tǒng)在不同條件下都能穩(wěn)定高效運行。合見工軟所提供的硬件平臺驗證解決方案，可以覆蓋常見應用場景的測試和驗證，同時應對極端和非預期的操作條件，以確保處理器的魯棒性和可靠性。
　　
　　生態(tài)系統(tǒng)擴展
　　
　　合見工軟與“香山”合作的成功將吸引更多合作伙伴加入RISC-V生態(tài)系統(tǒng)。通過建立強大的支持生態(tài)系統(tǒng)，包括本地化文檔、開發(fā)者門戶和應用示例，能夠促進RISC-V在各個領域的應用和創(chuàng)新。通過這些優(yōu)化和改正，更加準確地反映了當前多核處理器設計和驗證的復雜性以及所需的工具和方法。
　　
　　8月21日-23日
　　
　　第4屆RISC-V中國峰會展會持續(xù)進行中
　　
　　歡迎您蒞臨一層展位區(qū)A17展位
　　
　　觀看合見工軟商用級全場景驗證硬件系統(tǒng)
　　
　　UVHS Demo演示
　　
　　與資深技術專家面對面溝通
　　
　　點擊下方立即探索
　　
　　合見工軟亮相RVSC 2024更多信息
　　
　　關于合見工軟
　　
　　上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設計自動化，Electronic Design Automation）領域為首先突破方向，致力于幫助半導體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴峻挑戰(zhàn)和關鍵問題，并成為他們值得信賴的合作伙伴。
　　
　
　　關于北京開源芯片研究院
　　
　　近年來，RISC-V 快速發(fā)展，已經成為當前國際科技競爭的焦點。為提升我國集成電路設計水平，建設與國際開源社區(qū)對接的技術平臺，北京市和中科院高度重視 RISC-V 發(fā)展，組織國內一批行業(yè)龍頭企業(yè)和頂尖科研單位于 2021年12月6日發(fā)起成立北京開源芯片研究院。研究院以開源開放凝聚產業(yè)發(fā)展共識，以協(xié)同創(chuàng)新激發(fā)應用牽引潛力，著力推進 RISC-V 創(chuàng)新鏈和產業(yè)鏈的加速融合，加速科技創(chuàng)新成果產業(yè)化落地，加快打造全球領先的 RISC-V 產業(yè)生態(tài)。